针对SRAM中虚拟存储单元的ESD保护电路和方法技术

本发明专利技术提供一种针对SRAM中虚拟存储单元的ESD保护电路和方法。该电路包括：低电压钳位单元和可关断电源单元；所述低电压钳位单元通过输出耦合到所述可关断电源单元，用于提供固定低电平到所述可关断电源单元，以使所述可关断电源单元接收所述固定低电平处于恒导通状态；所述可关断电源单元的输出直接耦合至SRAM中虚拟存储单元的F端。该方法包括在低电压钳位单元中的第一节点上钳位固定低电平；将所述固定低电平输入第二节点使得所述第二节点所在的可关断电源单元处于恒导通状态；将所述可关断电源单元的输出接入SRAM中虚拟存储单元的F端。如此，可以降低在28nm以及之下的工艺中，采用虚拟存储单元(dummy bitcell)做反馈回路时带来ESD的问题。回路时带来ESD的问题。回路时带来ESD的问题。

【技术实现步骤摘要】
针对SRAM中虚拟存储单元的ESD保护电路和方法


[0001]本说明书一个或多个实施例涉及集成电路设计
，尤其涉及一种针对SRAM中虚拟存储单元的ESD保护电路和方法。

技术介绍

[0002]目前，静态随机存储器(Static Random Access Memory，简称SRAM)因为它的速度快、系统设计简单等优点，得到了大量而广泛的应用。SRAM单元通常是一个6晶体管单元，该晶体管单元具有两个相连的反相器。只要保持通电，储存的数据就可以保持。
[0003]然而，SRAM的存取速度快，但集成度低，功耗较大。目前降低功耗的一种方法为采用存储单元(dummy bitcell)做反馈回路，这会给电路带来静电放电(Electro
‑
Static discharge，简称ESD)问题。

技术实现思路

[0004]本专利技术描述一种针对SRAM中虚拟存储单元的ESD保护电路和方法，可以解决上述技术问题。
[0005]第一方面，本身请提供一种针对SRAM中虚拟存储单元的保护电路，所述保护电路包括低电压钳位单元和可关断电源单元。
[0006]所述低电压钳位单元通过输出耦合到所述可关断电源单元，用于提供固定低电平到所述可关断电源单元，以使所述可关断电源单元接收所述固定低电平处于恒导通状态。所述可关断电源单元的输出直接耦合至SRAM中存储单元的F端。
[0007]在一种实施方式中，所述低电压钳位单元包括高电压钳位电路和反相器；所述高电压钳位电路提供固定电位的高电压到所述反相器的输入端；所述反相器基于所述高电压输出钳位低电平到所述可关断电源单元。
[0008]在一种实施方式中，所述可关断电源单元包括一个PMOS管。
[0009]在一种实施方式中，所述可关断电源单元的PMOS管的栅极输入为所述固定低电平。
[0010]在一种实施方式中，所述SRAM中虚拟存储单元的F端为所述虚拟存储单元中位线反端写入内部节点，所述存储元为所述SRAM中存储单元中的基本单元。
[0011]第二方面，本申请提供一种针对SRAM中虚拟存储单元的ESD保护方法，所述方法包括：在低电压钳位单元中的第一节点上钳位固定低电平。
[0012]将所述固定低电平输入第二节点使得所述第二节点所在的可关断电源单元处于恒导通状态。
[0013]将所述可关断电源单元的输出接入所述SRAM中虚拟存储单元的F端。
[0014]在一种实施方式中，所述低电压钳位单元输出固定低电平到所述可关断电源单元。
[0015]在一种实施方式中，所述低电压钳位单元通过反向器将低电平转换为高电平。
[0016]在一种实施方式中，所述低电压钳位单元通过高电压钳位电路输出固定高电平到所述反相器。
[0017]在本说明书实施例提供的上述方法和电路中，通过设计具有隔离作用的电路结构可关断电源单元，使SRAM中的虚拟存储单元的F端不在直接接外部电源，而是接入一直处于导通状态的可关断电源单元的漏级输出，可关断电源单元的导通状态通过低电压钳位单元控制，当可关断电源单元的电路机构中PMOS管的栅极为低电平的时候，PMOS管的漏级电压VDD经过PMOS管栅极输出，SRAM中的虚拟存储单元中的存储元的F端接收此输出电压。使得在28nm以及之下的制造工艺芯片中，使用SRAM中的虚拟存储单元做反馈回路从而产生时钟窄脉冲信号时，降低ESD问题的产生，以及避免DRC检查报错。
附图说明
[0018]为了更清楚地说明本专利技术实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0019]图1示出本申请实施例提供的一种SRAM中的虚拟存储元的结构示意图；
[0020]图2示出本说明书实施例提供的一种针对SRAM中虚拟存储单元的ESD保护电路的结构示意图；
[0021]图3示出本说明书实施例提供的一种针对SRAM中虚拟存储单元的ESD保护方法的流程示意图。
具体实施方式
[0022]下面结合附图，对本说明书提供的方案进行描述。
[0023]为了使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本申请实施例中的技术方案进行描述。
[0024]在本申请实施例的描述中，“示例性的”、“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”、“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”、“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。
[0025]在本申请实施例的描述中，术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。另外，除非另有说明，术语“多个”的含义是指两个或两个以上。
[0026]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
[0027]静态随机存取存储器(Static Random Access Memory，简称SRAM)是一种随机存取存储器，只要保持通电，储存的数据就可以保持。常见的SRAM的结构为6T
‑
SRAM，通过两个首尾相接的反相器来锁存数据。
[0028]在SRAM设计中，为了降低功耗，一般都会产生内部时钟窄脉冲信号，以缩小时钟宽度。而设计时钟窄脉冲信号，常见的一种设计方法就是采用虚拟存储单元(dummy bitcell)做反馈回路，以下虚拟存储单元也可以称为存储单元。
[0029]图1示出本申请实施例提供的一种SRAM中的虚拟存储元的结构示意图，如图1所示，存储单元由一列存储元组成，每个存储元可看做是一个特殊的存储单元，可以存储预先设定的逻辑状态，一般由6个晶体管所组成，单元的核心由两个CMOS反相器(M1、M2、M3、M4)构成，其中每个反相器的输出电位作为输入馈送到另一个反相器。连接到M5、M6的栅极信号是字线(word line，简称WL)，用来控制存储单元的开关信号，M5、M6一起打开或关闭。M5、M6的漏级是读出或写入的位线(bit line，简称BL)，BL和BL
’
为反向电压。虚拟存储单元的F端为虚拟存储元的位线反端BL
’
写入内部节点。
[0030]在40nm以上的芯片设计中，虚拟存储单元的F端直接接外部电源工作电压(Voltage drain drain，简称VDD)或者接地点(Voltage 本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种针对SRAM中虚拟存储单元的ESD保护电路，其特征在于，所述保护电路包括低电压钳位单元和可关断电源单元；所述低电压钳位单元通过输出耦合到所述可关断电源单元，用于提供固定低电平到所述可关断电源单元，以使所述可关断电源单元接收所述固定低电平处于恒导通状态；所述可关断电源单元的输出直接耦合至SRAM中存储单元的F端。2.根据权利要求1所述的ESD保护电路，其特征在于，所述低电压钳位单元包括高电压钳位电路和反相器；所述高电压钳位电路提供固定电位的高电压到所述反相器的输入端；所述反相器基于所述高电压输出钳位低电平到所述可关断电源单元。3.根据权利要求1所述的ESD保护电路，其特征在于，所述可关断电源单元包括一个PMOS管。4.根据权利要求3所述的ESD保护电路，其特征在于，所述可关断电源单元的PMOS管的栅极输入为所述固定低电...

【专利技术属性】
技术研发人员：杨献，王海力，
申请(专利权)人：京微齐力北京科技股份有限公司，
类型：发明
国别省市：