一种纳米级工艺制程下的ESD保护结构制造技术

本申请提供的一种纳米级工艺制程下的ESD保护结构，其包括RC侦测结构和防护用NPN三极管，防护用NPN三极管中的基于P+扩散区实现的触发源连接RC侦测结构；一旦有静电产生，RC侦测电路产生的侦测电流经过触发源进入防护用NPN三极管中，从触发源产生流向P

【技术实现步骤摘要】
一种纳米级工艺制程下的ESD保护结构


[0001]本专利技术涉及集成电路静电保护
，具体为一种纳米级工艺制程下的ESD保护结构。

技术介绍

[0002]随着集成电路制造工艺制程从微米级发展到纳米级，微米级的有效ESD（Electro
‑
Static discharge，静电释放）保护结构的版图面积对于纳米级制程来讲就显得比较大，当芯片IO口数量比较多时，很多大面积微米级ESD保护结构就会明显增加整个芯片面积。
[0003]现有的纳米级工艺制程下，NMOS管沟道在导通情况下一般深度为300A左右，N+和P+注入的结深在150纳米左右。采用NMOS管N沟道导通泄放ESD电流，其电流通路集中在沟道表面，而且还存在LDD（轻掺杂漏）结构，这种情况下该NMOS管非常容易过热击穿损坏，这就是在微米工艺制程下普通ESD的NMOS器件设计如此巨大的原因。
[0004]在后续的微米工艺制程下，也有技术人员设计了GGNMOS保护结构，GGNMOS保护结构是通过采用了漏端N+和PSUB击穿形成寄生NPN管来泄放ESD电流。这种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种纳米级工艺制程下的ESD保护结构，其特征在于，其包括：RC侦测结构和防护用NPN三极管；所述RC侦测结构识别ESD事件，并启动所述防护用NPN三极管导通泄放ESD电流；所述防护用NPN三极管为基于N型ESD注入形成的深N+扩散区NPN三极管，其包括：在P
‑
外延上生成的基于P+扩散区实现的触发源、以及基于深N+扩散区实现的集电区和发射区；所述触发源连接所述RC侦测结构，并设置在整个器件的最中间；所述集电区闭合围绕在所述触发源的外侧，所述集电区连接PAD；所述发射区闭合围绕在所述集电区外侧，所述发射区连接GND；所述发射区外侧为闭合的P+保护环，所述P+保护环基于P+扩散区实现，且连接GND；所述集电区和所述发射区之间部分构成工作基区。2.根据权利要求1所述一种纳米级工艺制程下的ESD保护结构，其特征在于：所述发射区下方设置阻挡空穴保护环；所述阻挡空穴保护环基于NW或者DNW实现。3.根据权利要求1所述一种纳米级工艺制程下的ESD保护结构，其特征在于：所述集电区和所述发射区的N型ESD注入间距大于3微米。4.根据权利要求1所述一种纳米级工艺制程下的ESD保护结构，其特征在于：所述集电区与所述触发源之间...

【专利技术属性】
技术研发人员：余自然，
申请(专利权)人：无锡翼盟电子科技有限公司，
类型：发明
国别省市：