一种防电源毛刺攻击的检测电路制造技术

本发明专利技术涉及一种防电源毛刺攻击的检测电路。本发明专利技术提供一种易于在ＣＭＯＳ工艺集成的高速的负电源Ｇｌｉｔｃｈ检测电路。传统电路如果检测集成电路电源上出现的高频毛刺，则需要较大的功耗才能对较高频率的电源毛刺响应，本发明专利技术的目的在于以较低的功耗代价来实现高频电源Ｇｌｉｔｃｈ的检测。本发明专利技术的电源Ｇｌｉｔｃｈ检测电路包括采样模块、稳压模块、保持模块、以及放大电路模块；采样模块由串联电阻连接电源、地实现对电源上毛刺的采样；稳压模块由Ｒ、Ｃ构成；保持模块通过输入对管、ＮＭＯＳ管与电容参数的合理匹配实现；放大模块对于保持模块的输出信号放大输出检测标志位。

【技术实现步骤摘要】

本专利技术涉及电源Glitch攻击的检测电路，尤其涉及在集成电路、智能卡集成电路 中实现的一种防电源Glitch攻击的检测电路。
技术介绍
随着智能卡的广泛应用，在安全领域的智能卡成为了黑客等攻击者的重点攻击对 象；安全智能卡芯片通常包括CPU、存储器(例如EEPR0M)、以及操作系统(COS)。攻击者通 过在智能卡芯片电源上施加适当的Glitch信号，可以利用DFA技术对密钥攻击、以及获取 存储器内保密数据等。
技术实现思路
本专利技术的目的是针对在电源上出现的Glitch信号进行实时检测，提供一种实时 检测的电路。本专利技术公开了一种在集成电路中可实时检测电源Glitch的电路，其特征在于包 括有稳压模块、采样模块、保持模块、放大模块。其中稳压电路为检测单元提供稳定的电 源，采样模块对电源上出现的Glitch信号进行采样，保持模块对采样得到的Glitch信号 起到保持作用，放大模块对于保持模块保持的信号进行放大，电源上出现符合检测条件的 Glitch信号，经过如上处理就能够被检测出来。采用以上电路对电源进行实时检测，则一旦检测出电源上出现了 Glitch攻击信 号，系统据此可以对内部逻辑电路作实时的保护处理，防止被攻击；本电路具有功耗低、速 度快，占用面积小、可移植性强等特点。所述检测电路包括有稳压模块、采样模块、保持模块、放大模块，采样模块由串联 电阻R2、R3连接电源、地，串联电阻R2、R3的公共节点Sl为采样输出节点；所述稳压模块由 电阻R1、电容C2串联在电源、地之间，其输出节点为Vddin ；所述保持模块中PMOS管P1、P2 的源端连接节点Vddin，P1、P2栅端连接Pl漏端，并由此端输入外界偏置电流；所述保持模 块输入对管为PMOS管P3、P4，ra、P4源端均连接P2管漏端，P3的栅端连接所述采样模块的 输出节点Si，P4的栅端连接参考电压VREF，P4漏端连接地，P3漏端连接NMOS管附漏端， Nl漏端与m栅端连接，Nl源端接地，Nl栅端连接电容Cl 一端，Cl另一端与地相连；所述 放大模块输入端与所述保持模块中m栅端相连，放大模块输出端为检测电路输出端。附图说明图1是在集成电路中防电源Glitch攻击的检测电路的原理图。其中VDD是电源输入端，IBIAS是偏置电流输入端，VREF是偏置电压输入端，OUT 是检测输出端。图2是防电源Glitch攻击检测电路的信号波形。其中VDD上出现负Glitch时，采样模块采样得到VS1，如图中所示，VSl幅度低于VREF，则被检测到并输出低电平，如OUT信号波形。 具体实施例方式下面结合附图和实例对本专利技术作进一步描述。本专利技术在集成电路中防电源Glitch攻击的检测电路工作原理如下包括有稳压模块、采样模块、保持模块、放大模块，采样模块由串联电阻R2、R3连 接电源、地，串联电阻R2、R3的公共节点Sl为采样输出节点；所述稳压模块由电阻R1、电容 C2串联在电源、地之间，其输出节点为Vddin ；所述保持模块中PMOS管P1、P2的源端连接节 点Vddin，Pl、P2栅端连接Pl漏端，并由此端输入外界偏置电流；所述保持模块输入对管为 PMOS管P3、P4，P3、P4源端均连接P2管漏端，P3的栅端连接所述采样模块的输出节点Si， P4的栅端连接参考电压VREF，P4漏端连接地，P3漏端连接NMOS管附漏端，Nl漏端与附 栅端连接，Nl源端接地，Nl栅端连接电容Cl 一端，Cl另一端与地相连；所述放大模块输入 端与所述保持模块中W栅端相连，放大模块输出端为检测电路输出端。如图1所示，当电源VDD上出现了负Glitch时，采样电阻R3、R2就会获得一定比 例的Glitch信号输入给后面的保持模块，而稳压模块Rl、C2起到了滤除电源VDD上Glitch 的作用，其能够提供给保持模块稳定的电源，以保证保持模块稳定的工作；如果VDD上出现 了幅度足够大的Glitch的信号，使得电路中Sl节点的电压低于输入的参考电压VREF后， 保持模块中的P3管将打开，对NMOS管m的栅节点电容进行充电，当Glitch消失后，电路 中Si点电位恢复正常，P3管关闭，此时NMOS栅节点的电容将通过m管对地放电，调节m 管可以调节此处放电的时间常数，从而可将Glitch信号在此处保持设定的时间，后面的放 大电路可以对此信号进行放大，从而可以将VDD上出现的Glitch信号检测输出。本电路中用NMOS管m代替了电阻，可以节省面积，也能够实现较大的阻值，提供 较大的时间常数，同时放大模块则可以较小的功耗代价对高频的GlitCh信号进行响应。综上，本专利技术通过以上技术方案，可以对于电源上出现的Glitch攻击信号进行实 时检测，而且电路不仅功耗低、面积小，而且速度快、可移植性强。权利要求一种防电源毛刺攻击的检测电路，其特征在于包括有稳压模块、采样模块、保持模块、放大模块，采样模块由串联电阻R2、R3连接电源、地，串联电阻R2、R3的公共节点S1为采样输出节点；所述稳压模块由电阻R1、电容C2串联在电源、地之间，其输出节点为Vddin；所述保持模块中PMOS管P1、P2的源端连接节点Vddin，P1、P2栅端连接P1漏端，并由P1漏端输入外界偏置电流；所述保持模块输入对管为PMOS管P3、P4，P3、P4源端均连接P2管漏端，P3的栅端连接所述采样模块的输出节点S1，P4的栅端连接参考电压VREF，P4漏端连接地，P3漏端连接NMOS管N1漏端，N1漏端与N1栅端连接，N1源端接地，N1栅端连接电容C1一端，C1另一端与地相连；所述放大模块输入端与所述保持模块中N1栅端相连，放大模块输出端为检测电路输出端。2.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述保持模块中 与NMOS管m栅端连接的对地连接电容器Cl为P0LY-P0LY电容或Metal-Metal电容器或 MOS电容器。3.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述保持模块中 与NMOS管m栅端连接的对地连接的电容器Cl为NMOS管m栅端对地的寄生电容器。4.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述保持模块中 PMOS管P3栅端连接采样模块的输出端Si，漏端连接NMOS管m的漏端、电容Cl的一端、以 及所述放大模块的输入端。5.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述稳压模块由 电阻R1、电容C2串联于电源、地之间，其公共节点Vddin作为所述保持模块的电源输入。6.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述保持模块输 入对管PMOS管P4，其源端与P3源端共同连接PMOS管P2的漏端，P4漏端接地，P4栅端为 输入参考电压VREF。7.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述放大模块电 路为反相器放大电路。8.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述放大模块电 路为单端输入放大电路。全文摘要本专利技术涉及一种防电源毛刺攻击的检测电路。本专利技术提供一种易于在CMOS工艺集成的高速的负电源Glitch检测电路。传统电路如果检测集成电路电源上出现的高频毛刺，则需要较大的功耗才能对较高频率的电源本文档来自技高网...

【技术保护点】
一种防电源毛刺攻击的检测电路，其特征在于：包括有稳压模块、采样模块、保持模块、放大模块，采样模块由串联电阻Ｒ２、Ｒ３连接电源、地，串联电阻Ｒ２、Ｒ３的公共节点Ｓ１为采样输出节点；所述稳压模块由电阻Ｒ１、电容Ｃ２串联在电源、地之间，其输出节点为Ｖｄｄｉｎ；所述保持模块中ＰＭＯＳ管Ｐ１、Ｐ２的源端连接节点Ｖｄｄｉｎ，Ｐ１、Ｐ２栅端连接Ｐ１漏端，并由Ｐ１漏端输入外界偏置电流；所述保持模块输入对管为ＰＭＯＳ管Ｐ３、Ｐ４，Ｐ３、Ｐ４源端均连接Ｐ２管漏端，Ｐ３的栅端连接所述采样模块的输出节点Ｓ１，Ｐ４的栅端连接参考电压ＶＲＥＦ，Ｐ４漏端连接地，Ｐ３漏端连接ＮＭＯＳ管Ｎ１漏端，Ｎ１漏端与Ｎ１栅端连接，Ｎ１源端接地，Ｎ１栅端连接电容Ｃ１一端，Ｃ１另一端与地相连；所述放大模块输入端与所述保持模块中Ｎ１栅端相连，放大模块输出端为检测电路输出端。

【技术特征摘要】

【专利技术属性】
技术研发人员：马哲，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：11[中国|北京]