半导体元件及其制造方法技术

本发明专利技术公开了一种半导体元件，其包括衬底，第一介质层、第二介质层和第三介质层，依序堆叠在衬底上。源极结构，设置在第一介质层中。漏极结构，设置在第三介质层中。通道结构，贯穿第二介质层，且与源极结构和漏极结构直接接触。栅极结构，设置在通道结构的两侧，其中栅极结构包括导电材料以及栅极介质层，其中栅极介质层沿着导电材料的侧壁和底面，介于导电材料和通道结构、第二介质层之间。第二介质层之间。第二介质层之间。

【技术实现步骤摘要】
半导体元件及其制造方法


[0001]本专利技术涉及一种半导体元件及其制造方法，特别是一种包括垂直式通道结构的半导体元件及其制造方法。

技术介绍

[0002]半导体集成电路的技术随着时间不断地进步成长，每个新世代制造工艺下的产品都较前一个世代具有更小且更复杂的电路设计。在各晶片区域上的功能元件因产品革新需求而必须使其数量与密度不断地提高，当然也就使得各元件几何尺寸需越来越小。由于传统的平面式(planar)金氧半导体(metal
‑
oxide
‑
semiconductor，MOS)晶体管制造工艺难以持续微缩，故业界如何出以立体或非平面(non
‑
planar)式晶体管元件来取代传统的平面式晶体管元件，从而缩小晶体管元件的几何尺寸或/及提高晶体管元件的操作表现，是目前亟待解决的问题。

技术实现思路

[0003]本专利技术提供了一种半导体元件及其制造方法，特别是一种包括垂直式通道结构的半导体元件及其制造方法。
[0004]本专利技术一实施例提供一种半导体元件，其包括衬底，第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，其特征在于，包括：衬底；第一介质层、第二介质层和第三介质层，依序堆叠在所述衬底上；源极结构，设置在所述第一介质层中；漏极结构，设置在所述第三介质层中；通道结构，贯穿所述第二介质层，且与所述源极结构和所述漏极结构直接接触；以及栅极结构，设置在所述通道结构的两侧，其中所述栅极结构包括：导电材料；以及栅极介质层，沿着所述导电材料的侧壁和底面设置，介于所述导电材料和所述通道结构、所述第二介质层之间。2.根据权利要求1所述的半导体元件，其特征在于，所述栅极介质层包括：垂直部分，沿着所述导电材料的侧壁设置；以及水平部分，沿着所述导电材料的底面设置，其中所述垂直部分的顶部与所述第二介质层的顶面齐平。3.根据权利要求1所述的半导体元件，其特征在于，所述栅极结构还包括：一绝缘盖层，设置在所述导电材料上，且顶面与所述第二介质层的顶面齐平。4.根据权利要求3所述的半导体元件，其特征在于，所述漏极结构直接接触所述绝缘盖层的顶面。5.根据权利要求3所述的半导体元件，其特征在于，所述栅极介质层还介于所述通道结构和所述绝缘盖层、所述第二介质层之间。6.根据权利要求1所述的半导体元件，其特征在于，所述第二介质层包括：蚀刻停止层，其中所述栅极结构设置在所述蚀刻停止层上；介质材料层，设置在所述蚀刻停止层上；以及衬垫层，设置在所述介质材料层上。7.根据权利要求6所述的半导体元件，其特征在于，所述导电材料的顶面与所述衬垫层的下表面齐平。8.根据权利要求7所述的半导体元件，其特征在于，所述导电材料的顶面低于所述衬垫层的下表面。9.根据权利要求1所述的半导体元件，其特征在于，所述导电材料、所述源极结构，和所述漏极结构的材料包括钨；所述通道结构的材料包括多晶硅。10.根据权利要求1所述的半导体元件，其特征在于，所述导电材料的内部包括气隙。11.一种半导体元件的制造方法，其特征在于，包括：提供衬底；在所述衬底上形成第一介质层以及...

【专利技术属性】
技术研发人员：吴家伟，童宇诚，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：