一种轴向纳米柱阵列异质结光电探测器芯片及其制备制造技术

本发明专利技术公开了一种轴向纳米柱阵列异质结光电探测器芯片及其制备；光电探测器芯片，包括依次层叠排布的位于衬底背面的底电极、衬底、In

【技术实现步骤摘要】
一种轴向纳米柱阵列异质结光电探测器芯片及其制备


[0001]本专利技术涉及光电探测器
，尤其涉及一种轴向纳米柱阵列异质结光电探测器芯片及其制备。

技术介绍

[0002]光电探测器作为光电转换系统的核心部件，在光通信、快速成像、导弹跟踪预警等领域有着广泛的应用。现代复杂的应用场景对通信速率和可靠性的提出了巨大的挑战，这要求光电探测器具有快速响应且能波长选择性探测的能力。
[0003]III
A
‑
V
A
族化合物半导体In
x
Ga1‑
x
N材料，由于带隙可调的特点(0.7～3.4eV)，可以和光源工作波长匹配，能最大程度的接收光信号，有效降低噪声，提高光电转换系统的可靠性。基于InGaN的异质结光电探测器，尤其和具有超高载流子迁移率(4400cm2V
‑1s
‑1)的InN构成的InN/InGaN异质结，其内建电场能够促进载流子快速分离输运，实现快速光电探测。
[0004]光电探测器能带排列要求宽带隙半导体位于窄带隙半导体顶部，但是InGaN生长温度远高于InN分解温度，且InN和InGaN晶格失配大，这导致InN/InGaN异质结探测器实现困难。
[0005]通过生长尽管有研究报道InN纳米柱生长于InGaN薄膜实现InN/InGaN混合异质结探测器，但这种结构InN的生长依赖于InGaN薄膜的In组分偏析，会导致探测器工作波段偏差大，降低光电转化系统的可靠性。

技术实现思路

[0006]本专利技术的目的在于克服上述现有技术的缺点和不足，提供一种轴向纳米柱阵列异质结光电探测器芯片及其制备。
[0007]本专利技术通过下述技术方案实现：
[0008]一种轴向纳米柱阵列异质结光电探测器芯片，包括：
[0009]依次层叠排布的位于衬底背面的底电极、衬底、In
x
Ga1‑
x
N纳米柱层、InN纳米柱层和顶电极；其中，0≤x＜1。
[0010]衬底为低阻Si衬底，厚度为300～450μm。
[0011]In
x
Ga1‑
x
N纳米柱层和InN纳米柱层的高度分别为100～200nm。
[0012]InN纳米柱层为直接生长或生长InGaN薄膜后刻蚀得到；
[0013]InGaN薄膜为InGaN/GaN量子阱。
[0014]一种轴向纳米柱阵列异质结光电探测器芯片的制备方法，包括如下步骤：
[0015]在低阻Si衬底上依次高温生长InGaN纳米柱、在InGaN纳米柱顶部低温生长InN纳米柱；
[0016]在低阻Si衬底背面设底电极；
[0017]在InN纳米柱层表面设顶电极，得到光电探测器芯片。
[0018]其中，底电极为Au金属，厚度为100～150nm；顶电极为Ti/Au，厚度为100～150nm。
[0019]底电极采用电子束蒸发系统进行制备；InN纳米柱层进行旋涂光刻胶、曝光显影，再使用电子束蒸发系统进行顶电极制备。
[0020]本专利技术制备所得光电探测器芯片可应用于可见光通信中。
[0021]本专利技术在衬底上依次生长底层InGaN纳米柱层的方法，可以包括金属有机化合物化学气相沉淀(MOCVD)、脉冲激光沉积(PLD)、分子束外延(MBE)直接生长得到或生长薄膜后通过等离子体刻蚀(ICP)得到。
[0022]本专利技术InN纳米柱层在InGaN纳米柱顶部生长得到，生长InN纳米柱的方法，还可以包括金属有机化合物化学气相沉淀(MOCVD)、脉冲激光沉积(PLD)、分子束外延(MBE)。
[0023]本专利技术衬底为低阻硅、低阻碳化硅、Cu衬底中的至少一种，厚度为300～450μm。
[0024]本专利技术相对于现有技术，具有如下的优点及效果：
[0025]本专利技术光电探测器芯片基于轴向InN/InGaN纳米柱阵列异质结实现，一方面能够打破光电探测器带隙对光电材料排列顺序的限制，另一方面能够实现高速、高可靠性探测器制备。
附图说明
[0026]图1为实施例1中所述光电探测器芯片的结构示意图。
[0027]图2为实施例1中所述光电探测器芯片的外延生长过程流程图。
[0028]图3为实施例2中所述光电探测器芯片的外延生长过程流程图。
[0029]图4为实施例1中所述轴向InN/InGaN异质结SEM图。
[0030]图5为实施例1中所述光电探测器芯片的响应度曲线。
[0031]图6为实施例1中所述光电探测器芯片的时间响应曲线。
[0032]图1中：底电极101，衬底102，底InGaN纳米柱层103，顶InN纳米柱层104，顶电极105。
具体实施方式
[0033]下面结合具体实施例对本专利技术作进一步具体详细描述。
[0034]实施例1
[0035]实施例1中，底层InGaN纳米柱层为直接生长得到；
[0036]本实施例提供了一种光电探测器芯片，在外延生成过程中，其结构自下至上依次包括衬底、底层InGaN纳米柱层、顶层InN纳米柱层。生长过程如图2所示，具体如下：
[0037]在厚度为300μm基底上采用MOCVD法生长，生长原材料为三甲基镓(Ga(CH3)3，TMGa)、三甲基铟(In(CH3)3，TMIn)；依次高温生长高度为100nm的InGaN纳米柱层、在InGaN纳米柱顶端低温生长高度为100nm的InN纳米柱层；
[0038]所述光电探测器芯片，其器件结构如图1所示，自下至上依次包底电极、衬底、底部InGaN纳米柱层、顶部InN纳米柱层和顶电极，具体制备流程如下：
[0039](1)在衬底背面使用电子束蒸发系统进行底电极制备，电极材料为Au金属，厚度为100nm；
[0040](2)在InN层表面再次进行旋涂光刻胶、曝光显影，再使用电子束蒸发系统进行顶电极制备，电极构成依次为Ti/Au，厚度分别为20/80nm；并使用快速退火炉对所制备的电极
进行退火，退火温度为800℃、退火时间30s；得到所述光电探测器芯片。
[0041]实施例2
[0042]实施例2中，底层InGaN纳米柱层为生长薄膜后通过ICP刻蚀后得到；
[0043]本实施例提供了一种光电探测器芯片，在外延生成过程中，其结构自下至上依次包括衬底、底层InGaN纳米柱层、顶层InN纳米柱层。生长过程如图3所示，具体如下：
[0044]在厚度为300μm基底上采用MOCVD法生长，生长原材料为三甲基镓(Ga(CH3)3，TMGa)、三甲基铟(In(CH3)3，TMIn)；依次高温生长厚度为100nm的InGaN薄膜、通过ICP刻蚀技术将InGaN薄膜刻蚀为纳米柱、在InGaN纳米柱顶端低温生长高度为100nm的InN纳米柱层；
[0045]所述光电探测器芯片，其器件结构如图1所示，自下至上依次本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种轴向纳米柱阵列异质结光电探测器芯片，其特征在于包括：包括依次层叠排布的位于衬底背面的底电极、衬底、In
x
Ga1‑
x
N纳米柱层、InN纳米柱层和顶电极；其中，0≤x＜1。2.根据权利要求1所述轴向纳米柱阵列异质结光电探测器芯片，其特征在于：衬底为低阻Si衬底，厚度为300～450μm。3.根据权利要求2所述轴向纳米柱阵列异质结光电探测器芯片，其特征在于：In
x
Ga1‑
x
N纳米柱层和InN纳米柱层的高度分别为100～200nm。4.根据权利要求3所述轴向纳米柱阵列异质结光电探测器芯片，其特征在于：InN纳米柱层为直接生长或生长InGaN薄膜后刻蚀得到；InGaN薄膜为InGaN/GaN量子阱。5.一种权利要求1
‑
4中任一项所...

【专利技术属性】
技术研发人员：李国强，柴吉星，王文樑，陈亮，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：