垂直导电碳化硅电子器件以及半导体器件结构制造技术

本公开的实施例涉及垂直导电碳化硅电子器件以及半导体器件结构。一种垂直导电碳化硅电子器件，包括：碳化硅主体；以及硅化物的接触区域，在所述主体上，所述接触区域包括连接表面，其中所述接触区域包括在所述连接表面上的多个第一硅化物突起部，所述多个第一突起部具有高于阈值的密集度。利用本公开的实施例有利地允许电子器件较少受到机械缺陷的影响，例如欧姆连接区域的断裂和分层。欧姆连接区域的断裂和分层。欧姆连接区域的断裂和分层。

【技术实现步骤摘要】
垂直导电碳化硅电子器件以及半导体器件结构


[0001]本公开涉及一种垂直导电碳化硅电子器件和半导体器件结构。

技术介绍

[0002]如已知的，碳化硅(SiC)电子器件，例如结势垒肖特基(JBS)二极管，合并引脚肖特基(MPS)二极管和MOSFET晶体管，具有比硅电子器件更好的性能，特别是对于其中采用高工作电压或其它特定工作条件(例如高温)的功率应用。
[0003]一种用于功率应用的碳化硅电子器件，以下称为功率器件，包括碳化硅主体，前金属区和后金属区。在使用中，电流可以流过前金属区和后金属区之间的碳化硅主体。
[0004]从具有前表面和后表面的碳化硅晶片获得功率器件是已知的，所述碳化硅晶片为其多种类型之一，例如3C－SiC，4H－SiC和6H－SiC。

技术实现思路

[0005]本公开提供了一种垂直导电碳化硅电子器件以及一种半导体器件结构，以至少部分地解决现有技术中存在的问题。
[0006]本公开的一方面提供了一种垂直导电碳化硅电子器件，包括：碳化硅主体；以及硅化物的接触区域，在所述主体上，所述接触区域包括连接表面，其中所述接触区域包括在所述连接表面上的多个第一硅化物突起部，所述多个第一突起部具有高于阈值的密集度。
[0007]根据一个或多个实施例，其中所述阈值为约2000个突起部/mm2。
[0008]根据一个或多个实施例，其中所述多个第一突起部中的每个第一突起部具有的尺寸在约0.5μm至约2μm之间。
[0009]根据一个或多个实施例，器件包括在接触区域上的金属化层。
[0010]根据一个或多个实施例，其中所述主体包括位于所述主体的与所述接触区域相接的表面上的多个第二突起部。
[0011]根据一个或多个实施例，器件还包括在所述主体的与所述接触区域相对的一侧上的漂移层。
[0012]根据一个或多个实施例，器件还包括所述漂移层上的连接结构。
[0013]本公开的另一方面提供了一种半导体器件结构，包括：碳化硅主体，所述碳化硅主体包括第一表面和与所述第一表面相对的第二表面，所述第二表面包括多个第一突起部；硅化物层，在所述第二表面上；以及漂移层，在所述第一表面上。
[0014]根据一个或多个实施例，其中所述硅化物层包括在所述硅化物层的远离所述碳化硅主体的表面上的多个第二突起部。
[0015]利用本公开的实施例有利地允许电子器件较少受到机械缺陷的影响，例如欧姆连接区域的断裂和分层。
附图说明
[0016]为了更好地理解本公开，现在参考附图描述非限制性实施例，其中：
[0017]图1示出了根据本制造工艺的包括碳化硅晶片的工作体的横截面；
[0018]图2是图1的工作体的俯视图；
[0019]图3－图7是图1的工作体在随后的制造步骤中的截面图；
[0020]图8是图7的工作体的表面的示例性显微图像；
[0021]图9是图8的显微图像的放大细节；
[0022]图10是在随后的制造步骤中图7的工作体的截面图；以及
[0023]图11是本电子器件的截面图。
具体实施方式
[0024]像晶体管、二极管、电阻器等的器件通常从前表面形成在碳化硅主体中。然后，在前表面上形成前金属区，以相互连接集成器件，并允许功率器件与外部电路部件和/或级的连接。
[0025]此外，处理晶片的背面，从而形成背面金属区域。
[0026]为此，在背面上沉积金属层，例如镍或钛。
[0027]然后，使用激光束加热金属层并使金属层与晶片的碳化硅完全反应，从而形成硅化物层，例如硅化钛或硅化镍。
[0028]随后，在硅化物层上沉积金属化层。
[0029]在包括切割的最终制造步骤之后，获得功率器件。
[0030]专利技术人已经证实的是，在一些现有的解决方案中，功率器件的硅化物层具有低的机械稳定性。例如，在现有器件的一些可靠性测试期间，专利技术人已经观察到硅化物层具有从碳化硅主体分层或机械断裂的高概率，从而导致功率器件的故障。
[0031]图1和2示出了笛卡尔参考系XYZ中的工作体1，其包括第一轴线X，第二轴线Y和第三轴线Z。
[0032]工作体1已经经历了初始制造步骤。
[0033]工作体1由具有第一表面5A和第二表面5B的碳化硅的多型体之一(例如3C－SiC，4H－SiC和6H－SiC)的碳化硅晶片5以及在晶片5的第一表面5A上延伸的连接结构层8形成。
[0034]晶片5包括工作衬底12和器件层15，工作衬底12形成晶片5的第二表面5B并且具有包括例如在275μm和375μm之间，例如大约350μm的厚度，器件层15形成晶片5的第一表面5A并且直接在工作衬底12上延伸。
[0035]器件层15可以是工作衬底12的一部分，或者可以是生长在工作衬底12上的外延层。
[0036]器件层15包括电流传导区，这里未示出，其结构、数目和配置取决于具体应用。
[0037]例如，器件层15可以包括漂移层和一个或多个注入区，根据具体应用，注入区可以形成例如源区和体区，在图11中为了说明的目的示出了其示例。
[0038]在一个实施例中，器件层15还可以包括栅极结构。在一个实施例中，器件层15可以是多层，不同的器件结构集成在各个层中。
[0039]连接结构层8包括形成用于器件层15的电互连结构的一个或多个金属层。
[0040]根据实施例，连接结构层8还可以包括形成钝化结构的一层或多层绝缘材料。
[0041]器件层15和连接结构层8形成至少一个管芯部分，这里是多个管芯部分18。
[0042]每个管芯部分18用于在切割工作主体1之后形成相应的电子器件。
[0043]每个管芯部分18具有占据晶片5的第一表面5A的区域的相应部分的管芯区域。
[0044]在图2中，为了简单起见，用虚线示意性地表示管芯部分18。
[0045]例如，在该实施例中，每个管芯部分18在俯视图中具有矩形形状。仅作为示例，管芯面积可以是大约数平方毫米，例如大约4mm
×
5mm。
[0046]随后，如图3和4所示，工作衬底12经历减薄步骤，从而形成具有粗糙表面13A的减薄衬底13。
[0047]在一个实施例中，如图3所示，工作主体1被倒置翻转，并且从晶片5的第二表面5B减薄工作衬底12。
[0048]然而，例如根据在减薄步骤中使用的特定机械，可以减薄工作衬底12而不将工作主体1颠倒翻转。
[0049]例如，这里，晶片5的第二表面5B通过使用具有研磨表面21的砂轮19进行研磨。
[0050]通过在研磨表面21和晶片5的第二表面5B之间施加摩擦，例如在此通过在砂轮19和工作主体1之间围绕平行于第三轴线Z的轴线施加相对旋转，使工作衬底12减薄。
[0051]图4示出了工作衬底12减薄并因此形成减薄衬底13之后的工作主体1。
[0052]减薄衬底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直导电碳化硅电子器件，其特征在于，包括：碳化硅主体；以及硅化物的接触区域，在所述主体上，所述接触区域包括连接表面，其中所述接触区域包括在所述连接表面上的硅化物的多个第一突起部，所述多个第一突起部具有高于阈值的密集度。2.根据权利要求1所述的器件，其特征在于，所述阈值为约2000个突起部/mm2。3.根据权利要求1所述的器件，其特征在于，所述多个第一突起部中的每个第一突起部具有的尺寸在约0.5μm至约2μm之间。4.根据权利要求1所述的器件，其特征在于，包括在接触区域上的金属化层。5.根据权利要求1所述的器件，其特征在于，所述主体包括位于所述主...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：