可校准时钟的存储控制器、时钟校准方法、装置制造方法及图纸

本发明专利技术公开了一种可校准时钟的存储控制器、时钟校准方法、装置，该存储控制器包括时钟模块，时钟模块用于为芯片提供时钟；时钟模块包括时钟源模块、时钟控制模块和时钟检测模块；时钟源模块用于根据接收到的时钟控制字生成所需频率的目标时钟；时钟检测模块用于根据目标时钟与参考时钟的大小，生成程序指令；时钟控制模块用于根据程序指令，对时钟控制字进行更新；时钟源模块还用于若程序指令的幅度为零，生成校准后的目标时钟。本发明专利技术实施例中的存储控制器不需要晶振模块的参与，也能够实现时钟的校准，有利于减少存储控制器的部件，降低封装难度，从而提升存储控制器的可靠性，可广泛应用于芯片存储控制器技术领域内。广泛应用于芯片存储控制器技术领域内。广泛应用于芯片存储控制器技术领域内。

【技术实现步骤摘要】
可校准时钟的存储控制器、时钟校准方法、装置


[0001]本专利技术涉及芯片存储控制器
，尤其是一种可校准时钟的存储控制器、时钟校准方法、装置。

技术介绍

[0002]在嵌入式存储应用中，存储控制器与闪存颗粒会通过封装技术封装成一颗芯片，在封装的过程中涉及的元器件越少，则封装的难度越小，可靠性越高。然而，相关技术中，存储控制器涉及的组件或器件较多，存在封装难度较大，可靠性较差的问题。

技术实现思路

[0003]本专利技术的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
[0004]为此，本专利技术的目的在于提供一种易封装、可靠的可校准时钟的存储控制器、时钟校准方法、装置。
[0005]为了达到上述技术目的，本专利技术实施例所采取的技术方案包括：
[0006]一方面，本专利技术实施例提供了一种可校准时钟的存储控制器，包括：
[0007]本专利技术实施例的可校准时钟的存储控制器，包括时钟模块，所述时钟模块用于为芯片提供时钟；所述时钟模块包括时钟源模块、时钟控制模块和时钟检测模块；所述时钟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可校准时钟的存储控制器，其特征在于，所述存储控制器包括时钟模块，所述时钟模块用于为芯片提供时钟；所述时钟模块包括时钟源模块、时钟控制模块和时钟检测模块；所述时钟源模块用于根据接收到的时钟控制字生成所需频率的目标时钟；所述时钟检测模块用于根据所述目标时钟与参考时钟的大小，生成程序指令，所述程序指令用于表征对所述目标时钟进行调整的方向和幅度；所述时钟控制模块用于根据所述程序指令，对所述时钟控制字进行更新；所述时钟源模块还用于若程序指令的幅度为零，生成校准后的目标时钟。2.根据权利要求1所述的可校准时钟的存储控制器，其特征在于，所述参考时钟通过第一装置获取，所述程序指令包括第一指令和第二指令，所述第一指令用于表征在芯片测试阶段，对所述目标时钟的频率进行增大或减少调整，所述第二指令用于表征对所述目标时钟进行调整的幅度，记为第一偏差；更新后的时钟控制字包括第三指令，所述第三指令用于表征时钟控制字的调整幅度；所述第三指令根据所述第一偏差和第四指令得到，所述第四指令用于表征时钟控制字的单步调整带来的第一幅度，所述第一幅度用于表征时钟频率的变化幅度；所述时钟源模块还用于若程序指令的幅度为零，生成校准后的目标时钟，包括：所述时钟源模块还用于若第三指令为零，生成校准后的目标时钟。3.根据权利要求1所述的可校准时钟的存储控制器，其特征在于，所述时钟源模块与示波器相连接，所述示波器用于在芯片测试阶段，接收所述时钟源模块输出的所述目标时钟，对照所述目标时钟的频率与参考时钟的频率；所述时钟控制模块与第二装置相连接，所述第二装置用于根据对照结果，生成程序指令；所述时钟源模块还用于若对照结果为相同时，生成校准后的目标时钟。4.根据权利要求1所述的可校准时钟的存储控制器，其特征在于，所述芯片包括第一时钟模块和第二时钟模块；所述第一时钟模块的参考时钟为所述第二时钟模块的目标时钟，所述第一时钟模块用于在芯片使用阶段，以所述第二时钟模块的目标时钟为基准，生成第一时钟；所述第一时钟用于表征新的时钟需求。5.根据权利要求1所述的可校准时钟的存储控制器，其特征在于，所述存储控制器还包括上电控制电路和非易失存储；所述非易失存储用于保存第一控制字，所述第一控制字用于表征校准后的目标时钟对应的时钟控制...

【专利技术属性】
技术研发人员：温佳强，赖鼐，龚晖，
申请(专利权)人：珠海妙存科技有限公司，
类型：发明
国别省市：