闪存器件的制造方法技术

本发明专利技术提供了一种闪存器件的制造方法，在衬底上依次形成浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层；在所述开口的侧壁上形成第一侧墙，去除所述开口暴露的控制栅层及其下方的层间介质层；在所述开口的侧壁上形成第二侧墙，去除所述开口底部的浮栅层，以暴露所述开口下方的衬底；在所述开口内形成字线；去除所述硬掩模层，回刻所述第一侧墙，以减小所述第一侧墙的宽度；去除暴露的控制栅层及其下方的层间介质层和浮栅层，以形成控制栅和浮栅。本发明专利技术通过减小第一侧墙的宽度增大了浮栅和控制栅与后续形成的电连接件之间的距离，从而减小或避免浮栅和控制栅与电连接件之间发生击穿，提高了闪存器件的耐压性能。提高了闪存器件的耐压性能。提高了闪存器件的耐压性能。

【技术实现步骤摘要】
闪存器件的制造方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种闪存器件的制造方法。

技术介绍

[0002]闪存器件作为一种非易变性存储器，通过改变晶体管或存储单元的临界电压来控制门极通道的开关，从而达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。在现有的闪存器件中，浮栅尖端的尖锐程度会影响浮栅在编程及擦写时耦合的电压，从而影响闪存器件在编程及擦写时的性能。因此，精确控制浮栅的尖端对于控制闪存的性能具有很强的现实意义。
[0003]参阅图1和图2，在现有的闪存器件的制造过程中，会在衬底10上依次形成浮栅层20、控制栅层30和硬掩模层40，且硬掩模层40内形成有开口41；接着，以所述硬掩模层40为掩膜刻蚀所述控制栅层30和所述浮栅层20，以暴露所述衬底10。然而，当所述开口41的设计宽度较小(例如为0.19μm)时，刻蚀所述控制栅层30和所述浮栅层20的工艺窗口较小，可能发生所述浮栅层20和所述控制栅层30未被完全刻蚀的情况，从而导致后续形成的浮栅或控制栅短路，影响闪存器件的性能。/>[0004]为了本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存器件的制造方法，其特征在于，包括：提供衬底，所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩膜层，所述硬掩膜层内形成有暴露所述控制栅层的开口；在所述开口的侧壁上形成第一侧墙，去除所述开口暴露的控制栅层及所述开口下方的层间介质层，以暴露所述开口下方的浮栅层；在所述开口的侧壁上形成第二侧墙，去除所述开口底部的浮栅层，以暴露所述开口下方的衬底；在所述开口内形成字线；去除所述硬掩模层，以暴露所述控制栅层的表面和所述第一侧墙的侧壁；回刻所述第一侧墙，以减小所述第一侧墙的宽度；以及，去除所暴露的控制栅层及其下方的层间介质层和浮栅层，以形成控制栅和浮栅。2.如权利要求1所述的闪存器件的制造方法，其特征在于，所述开口的制备宽度大于所述开口的设计宽度，且在形成所述开口之后，形成所述第一侧墙之前，还包括：将所述制备宽度与所述设计宽度的差值定义为第一差值。3.如权利要求2所述的闪存器件的制造方法，其特征在于，所述第一差值为所述设计宽度的2％～5％。4.如权利要求2所述的闪存器件的制造方法，其特征在于，在回刻所述第...

【专利技术属性】
技术研发人员：张连宝，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：