存算一体系统的仿真平台提供方法、仿真方法及装置制造方法及图纸

本公开提供了一种存算一体系统的仿真平台提供方法、仿真方法及装置。该存算一体系统包括至少一个处理单元。该存算一体系统的仿真平台提供方法包括：提供包括使用硬件描述语言实现的多个模块的模型库，其中，多个模块包括第一模块，第一模块用于模拟处理单元，处理单元包括忆阻器阵列和用于忆阻器阵列的外围电路，且处理单元配置为执行存算一体操作。所提供的仿真平台以及仿真方法具有更好的灵活性。供的仿真平台以及仿真方法具有更好的灵活性。供的仿真平台以及仿真方法具有更好的灵活性。

【技术实现步骤摘要】
存算一体系统的仿真平台提供方法、仿真方法及装置


[0001]本公开的实施例涉及存算一体系统，更具体地，涉及一种存算一体系统的仿真平台提供方法、仿真方法及装置。

技术介绍

[0002]神经网络在诸如图片分类、目标检测、语音识别等的多个人工智能领域取得了重要的进展，给人类社会带来了信息智能化的革命。同时，神经网络应用的发展离不开神经网络加速芯片的性能提升。传统的神经网络加速芯片受限于冯诺依曼架构中存储单元与计算单元分离的设计，存在着内存带宽的瓶颈。基于忆阻器(例如，阻变存储器、相变存储器、电阻式随机存取存储器、磁阻式随机存取存储器等)的存算一体系统利用欧姆定律以及基尔霍夫电流定律等物理定律在存储器阵列内进行模拟计算，将存储单元与计算单元融合，能够避免大量数据搬运并显著降低对存储带宽的需求。
[0003]基于存算一体系统的神经网络加速芯片已被证实在能效上相比于传统计算芯片有着明显的优势，下一步的研究应该朝着阵列规模更大、通用性更强、系统功能更完善的方向发展。但是，由于缺乏有效的系统仿真工具，使得大规模的存算一体系统在设计和优化上存在许多困难。

技术实现思路

[0004]本公开的至少一实施例提供了一种提供用于存算一体系统的仿真平台的方法，所述存算一体系统包括至少一个处理单元，所述方法包括：提供包括使用硬件描述语言实现的多个模块的模型库，其中，所述多个模块包括第一模块，所述第一模块用于模拟所述处理单元，所述处理单元包括所述忆阻器阵列和用于所述忆阻器阵列的外围电路，且所述处理单元配置为执行存算一体操作。<br/>[0005]例如，在本公开的至少一实施例提供的方法中，所述存算一体系统包括至少一个计算块，所述计算块包括至少一个所述处理单元，且所述计算块配置为将计算任务分配到所包括的处理单元中执行，所述多个模块还包括第二模块，所述第二模块用于模拟所述计算块。
[0006]本公开的至少一实施例提供的方法还包括：采用事务级建模方式实现所述模型库中的模块，其中，对于被建模的对象模块分别就通信功能和计算功能进行建模。
[0007]例如，在本公开的至少一实施例提供的方法中，所述模型库中的至少一个模块包括至少一个进程块，所述至少一个进程块设置有敏感表用于表示所述进程块对应的进程的激活条件。
[0008]例如，在本公开的至少一实施例提供的方法中，所述硬件描述语言为System C，所述模型库中的模块通过SC_MODULE提供，所述至少一个进程块对应于SC
‑
METHOD进程或SC_THREAD进程。
[0009]例如，在本公开的至少一实施例提供的方法中，所述至少一个进程块包括第一进
程块，所述第一进程块配置为基于时钟边沿被触发和激活，且继承于SC_THREAD进程。
[0010]例如，在本公开的至少一实施例提供的方法中，所述模型库中的模块包括时钟端、复位端、输入和输出端口，
[0011]所述时钟端和所述复位端用于输入时钟信号和复位信号，以分别用于对相对应的模块中的进程块进行驱动和复位，所述输入和输出端口用于输入待处理的数据和输出处理后的数据。
[0012]本公开的至少一实施例还提供了一种存算一体系统的仿真方法，所述仿真方法包括：获得用于所述存算一体系统的待仿真的仿真模型的第一配置信息，其中，所述存算一体系统包括至少一个处理单元；从包括使用硬件描述语言实现的多个模块的模型库选择所需要的模块，其中，所述多个模块包括至少一个第一模块，所述第一模块用于模拟所述处理单元；基于所述第一配置信息和选择的所需要的模块，构建所述仿真模型，其中，所述处理单元包括所述忆阻器阵列和用于所述忆阻器阵列的外围电路，且所述处理单元配置为执行存算一体操作。
[0013]例如，在本公开的至少一实施例提供的仿真方法中，所述存算一体系统包括至少要一个计算块，所述计算块包括至少一个所述处理单元，且所述计算块配置为将计算任务分配到所包括的处理单元中执行，所述多个模块还包括第二模块，所述第二模块用于模拟所述计算块。
[0014]例如，在本公开的至少一实施例提供的仿真方法中，所述模型库中的模块采用事务级建模方式且对于被建模的对象模块分别就通信功能和计算功能进行建模。
[0015]例如，在本公开的至少一实施例提供的仿真方法中，所述模型库中的至少一个模块包括至少一个进程块，所述至少一个进程块设置有敏感表用于表示所述进程块对应的进程的激活条件。
[0016]例如，在本公开的至少一实施例提供的仿真方法中，所述硬件描述语言为System C，所述模型库中的模块通过SC_MODULE提供，所述至少一个进程块对应于SC
‑
METHOD进程或SC_THREAD进程。
[0017]例如，在本公开的至少一实施例提供的仿真方法中，所述至少一个进程块包括第一进程块，所述第一进程块配置为基于时钟边沿被触发和激活，且继承于SC_THREAD进程。
[0018]例如，本公开的至少一实施例提供的仿真方法还包括：获得基于要配置到所述仿真模型中的神经网络模型的第二配置信息；使用所述第二配置信息对所述仿真模型进行配置；以及将测试数据输入所述仿真模型，以由所述仿真模型对所述测试数据进行处理，来获得第一模型在所述存算一体系统中的性能指标。
[0019]例如，在本公开的至少一实施例提供的仿真方法中，获得基于要配置到所述仿真模型中的神经网络模型的第二配置信息，包括：将所述神经网络模型通过存算一体编译器进行编译，得到作为所述第二配置信息的神经网络配置。
[0020]本公开的至少一实施例还提供了一种仿真装置，所述仿真装置包括：至少一个处理器；存储器，存储有可执行指令，其中，所述可执行指令被所述至少一个处理器执行时执行根据本公开的至少一实施例所述的仿真方法。
附图说明
[0021]为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
[0022]图1为一种存算一体系统的架构示意图；
[0023]图2为一种忆阻器阵列的结构示意图；
[0024]图3为本公开的至少一实施例提供的一种提供用于存算一体系统的仿真平台的方法的流程图；
[0025]图4为图3所述的方法所提供的仿真平台的示意图；
[0026]图5为图4中所示的仿真平台中的模型库中的模块的示例的示意图；
[0027]图6为图4中所示的仿真平台中的模型库中的模块之间的交互示例的示意图；
[0028]图7为本公开的至少一实施例提供的一种用于存算一体系统的仿真方法的流程图；
[0029]图8为本公开的至少一实施例提供的另一种存算一体系统的仿真方法的流程图；
[0030]图9为图7或图8所述的仿真方法的示意图；
[0031]图10为本公开至少一实施例提供的一种仿真装置的示意框图。
具体实施方式
[0032]为使本公开实施例的目的、技术方案和优本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提供用于存算一体系统的仿真平台的方法，所述存算一体系统包括至少一个处理单元，所述方法包括：提供包括使用硬件描述语言实现的多个模块的模型库，其中，所述多个模块包括第一模块，所述第一模块用于模拟所述处理单元，所述处理单元包括忆阻器阵列和用于所述忆阻器阵列的外围电路，且所述处理单元配置为执行存算一体操作。2.根据权利要求1所述的方法，其中，所述存算一体系统包括至少一个计算块，所述计算块包括至少一个所述处理单元，且所述计算块配置为将计算任务分配到所包括的处理单元中执行，所述多个模块还包括第二模块，所述第二模块用于模拟所述计算块。3.根据权利要求1或2所述的方法，还包括：采用事务级建模方式实现所述模型库中的模块，其中，对于被建模的对象模块分别就通信功能和计算功能进行建模。4.根据权利要求1或2所述的方法，其中，所述模型库中的至少一个模块包括至少一个进程块，所述至少一个进程块设置有敏感表用于表示所述进程块对应的进程的激活条件。5.根据权利要求4所述的方法，其中，所述硬件描述语言为System C，所述模型库中的模块通过SC_MODULE提供，所述至少一个进程块对应于SC
‑
METHOD进程或SC_THREAD进程。6.根据权利要求5所述的方法，其中，所述至少一个进程块包括第一进程块，所述第一进程块配置为基于时钟边沿被触发和激活，且继承于SC_THREAD进程。7.根据权利要求4所述的方法，其中，所述模型库中的模块包括时钟端、复位端、输入和输出端口，所述时钟端和所述复位端用于输入时钟信号和复位信号，以分别用于对相对应的模块中的进程块进行驱动和复位，所述输入和输出端口用于输入待处理的数据和输出处理后的数据。8.一种存算一体系统的仿真方法，包括：获得用于所述存算一体系统的待仿真的仿真模型的第一配置信息，其中，所述存算一体系统包括至少一个处理单元；从包括使用硬件描述语言实现的多个模块的模型库选择所需要的模块，其中，所述多个模块包括至少一个第一模块，所述第一模块用于模拟...

【专利技术属性】
技术研发人员：唐建石，魏佳恒，郝镇齐，高滨，钱鹤，吴华强，
申请(专利权)人：清华大学，
类型：发明
国别省市：