一种基于图案化石墨烯掩膜制备氮化镓薄膜及Micro-LED器件的方法技术

本发明专利技术公开了一种基于图案化石墨烯掩膜制备氮化镓薄膜及Micro

【技术实现步骤摘要】
一种基于图案化石墨烯掩膜制备氮化镓薄膜及Micro
‑
LED器件的方法


[0001]本专利技术涉及一种基于图案化石墨烯掩膜制备氮化镓薄膜、Micro
‑
LED器件的方法，属于半导体


技术介绍

[0002]氮化镓（GaN）作为代表性的III族氮化物材料之一，以其较大的禁带宽度、较高的载流子饱和迁移速率和击穿场强、较好的导热性能等优点，在新一代照明显示、移动通信和能源互联网等领域有着广阔的前景。由于自然界中缺乏单晶GaN,目前商用的GaN大多都是利用蓝宝石、碳化硅等衬底异质外延得到，但不同材料之间的热膨胀系数、晶格常数的不同，直接导致GaN外延层的晶体质量变差，出现较多的晶体缺陷，如位错、层错等；还会出现明显的翘曲导致外延层开裂，这些缺陷的存在极大地降低了器件的性能，严重的限制了GaN的应用与发展。侧向外延生长（ELOG）是目前降低晶体内部位错密度的有效手段之一，常见的掩膜材料主要为非晶化的二氧化硅、氮化硅等，但这些材料在生长之后会被包裹在材料内部，由于其较差的导热、导电等材料属性，也直接影响器件的性能；利用石墨烯等二维材料作为掩膜可以很好的解决这些问题，目前多以湿法转移的方式获取石墨烯薄膜，但得到的石墨烯薄膜会存在很多污染和材料中的褶皱等缺陷，这会影响GaN的成核行为，从而不能通过侧向外延得到高质量的氮化镓薄膜。
[0003]对于GaN的显示照明应用方面，Micro
‑
LED以高亮度、能耗低、宽色域等优点具备了十分广阔的应用前景，目前主要通过干法刻蚀的方式获得不同尺寸的Micro
‑
LED芯片，但是在器件制备过程中会不可避免的对芯片的侧壁造成损伤，破坏晶体结构，导致芯片表面非辐射复合比例上升，辐射复合下降，从而使得内量子效率下降，外量子效率也下降。其中辐射复合效率主要受材料内部的位错密度等影响，材料内部的位错会形成非辐射复合中心，降低LED的辐射复合效率。
[0004]因此，需要提供一种利用图案化石墨烯掩膜调控GaN成核，从而得到选择性生长低位错密度的GaN芯片以及Micro
‑
LED芯片，以解决上述问题。

技术实现思路

[0005]本专利技术针对现有技术存在的不足，提供一种获得高质量GaN外延层的基于图案化石墨烯掩膜制备氮化镓薄膜的方法，及能有效降低Micro
‑
LED不同层内的位错密度，提高器件性能的Micro
‑
LED器件的制备方法。
[0006]实现本专利技术目的的技术方案是提供一种基于图案化石墨烯掩膜制备氮化镓薄膜的方法，包括如下步骤：（1）在氮化镓衬底上进行PECVD沉积反应得到石墨烯层，采用刻蚀工艺得到长条状排列或方块形呈矩阵排列的石墨烯掩膜结构图案；（2）采用MOCVD外延工艺，在TMGa通量约16.1sccm，NH3通量为24～32slm，V/III为
6000～8000，压强为500Torr，温度为950～970℃的条件下，控制GaN沿方块形、或长条状石墨烯边界成核生长GaN岛；（3）在TMGa通量为40sccm，NH3通量为80～100slm，V/III为8000～10000，压强为100～200Torr，温度为1050～1070℃的条件下，控制生长在石墨烯边界的GaN岛横向生长至合并，得到氮化镓薄膜。
[0007]本专利技术技术方案还包括一种基于图案化石墨烯掩膜制备Micro
‑
LED器件的方法，包括如下步骤：（1）在氮化镓衬底上进行PECVD沉积反应得到石墨烯层，采用刻蚀工艺得到方块形呈矩阵排列的石墨烯掩膜结构图案；（2）采用MOCVD外延工艺，在TMGa通量约16.1sccm，NH3通量为24～32slm，V/III为6000～8000，压强为500Torr，温度为950～970℃的条件下，控制GaN沿各方块形石墨烯边界成核生长GaN岛；（3）在TMGa通量为20sccm，NH3通量为40～50slm，V/III为8000～10000，压强为100～200Torr，温度为1050～1070℃，生长时间为30～50min的条件下，控制生长石墨烯边界的GaN岛横向生长至合并，将石墨烯掩盖在u
‑
GaN下方，得到厚度为3～5微米的u
‑
GaN层；（4）改变生长气体源，依次沉积n
‑
GaN层、量子阱层、AlGaN层、P
‑
GaN层，得到Micro
‑
LED器件。
[0008]本专利技术制备Micro
‑
LED器件技术方案所述石墨烯掩膜结构图案中的方块形掩膜，其边长为1～5μm，相邻方块形掩膜的间隔为5～30μm。
[0009]本专利技术依据的原理是：石墨烯掩膜结构为垂直于GaN的m面的方形结构，通过改变V/III比，调控GaN的选择性成核，较高的V/III（约7000）比可以使得GaN沿着石墨烯条带与窗口两侧的台阶处（凹槽两侧）成核，较低的V/III（约2000）比促使GaN在窗口区域(凹槽)成核；两种成核方式结合能够很好地完成选择性生长,并进一步合并为一个整体的GaN条带。
[0010]与现有技术相比，本专利技术的有益效果在于：1．本专利技术基于图案化石墨烯掩膜，采用二步不同的外延工艺，有效调控GaN的成核行为，有助于侧向外延高质量的GaN薄膜，直接外延Micro
‑
LED器件结构，避免了工艺过程中造成的污染、晶体缺陷。
[0011]2，本专利技术提供的技术方案，GaN在窗口两侧的石墨烯掩膜的台阶处成核，相比于直接成核在窗口的凹槽中，成核方式可更有力的降低外延层中的位错密度。
[0012]3.本专利技术利用GaN在图案化石墨烯四周成核的特性，可以控制GaN生长独立的器件结构，器件结构是通过侧向外延得到，其中位错密度较低，晶体质量较好。
附图说明
[0013]图1为本专利技术实施例1提供的垂直于GaN的m面的条带状石墨烯掩膜图案的结构示意图；图2为采用传统工艺GaN沿着条带状石墨烯掩膜的窗口（凹槽）成核的MOCVD生长原理示意图；图3为采用传统工艺GaN沿着条带状石墨烯掩膜的窗口区域成核生长为独立条带结构实物的SEM图；
图4为采用本专利技术实施例1提供的工艺GaN沿着条带状石墨烯掩膜的台阶成核的MOCVD生长原理示意图；图5、6、7分别为采用本专利技术实施例1提供的工艺GaN沿着条带状石墨烯掩膜两侧的台阶成核生长为独立条带结构、进一步生长及生长为三角形条带实物的SEM图；图8为采用本专利技术实施例1提供的工艺制备的GaN薄膜实物的SEM图。
[0014]图9为本专利技术实施例2提供的方块形石墨烯掩膜图案的结构示意图；图10为采用本专利技术实施例2提供的工艺GaN沿着方块形石墨烯掩膜的MOCVD生长原理示意图；图11为采用本专利技术实施例2提供的工艺GaN沿着方块形石墨烯掩膜的台阶成核生长为独立台面结构实物的SEM图。
[0015]其中：1为石墨烯掩膜，2为氮化镓模板（衬底），3为窗口（凹本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于图案化石墨烯掩膜制备氮化镓薄膜的方法，其特征在于包括如下步骤：（1）在氮化镓衬底上进行PECVD沉积反应得到石墨烯层，采用刻蚀工艺得到长条状排列或方块形呈矩阵排列的石墨烯掩膜结构图案；（2）采用MOCVD外延工艺，在TMGa通量约16.1sccm，NH3通量为24～32slm，V/III为6000～8000，压强为500Torr，温度为950～970℃的条件下，控制GaN沿方块形、或长条状石墨烯边界成核生长GaN岛；（3）在TMGa通量为40sccm，NH3通量为80～100slm，V/III为8000～10000，压强为100～200Torr，温度为1050～1070℃的条件下，控制生长在石墨烯边界的GaN岛横向生长至合并，得到氮化镓薄膜。2.一种基于图案化石墨烯掩膜制备Micro
‑
LED器件的方法，其特征在于包括如下步骤：（1）在氮化镓衬底上进行PECVD沉积反应得到石墨烯层，采用刻蚀工艺得到方块形呈矩阵排列的石墨烯掩膜结构图案；（2）采用MOCVD外延工艺，在TMGa通量约16.1sccm...

【专利技术属性】
技术研发人员：曹冰，李建洁，蔡鑫，陶佳豪，
申请(专利权)人：苏州大学，
类型：发明
国别省市：