一种功率器件制造技术

公开了一种功率器件，包括：外延层，位于衬底上；沟槽，从外延层的表面向内部延伸；第一介质层，覆盖沟槽的底部和下部的侧壁；屏蔽栅，位于沟槽的下部，屏蔽栅与外延层之间由第一介质层隔开；第二介质层，覆盖屏蔽栅的顶部表面；第三介质层，覆盖沟槽的上部的侧壁以及第一介质层和第二介质层的表面；控制栅，位于沟槽的上部，控制栅与外延层之间由所述第三介质层隔开，控制栅与屏蔽栅之间由第二介质层和第三介质层隔开；其中，控制栅在垂直于外延层表面的截面具有相互平行的上边和下边，以及相互平行的两个侧边，每个侧边与下边之间是通过弧形部连接，弧形部向着远离所述沟槽侧壁的方向凸起。起。起。

【技术实现步骤摘要】
一种功率器件


[0001]本技术涉及半导体
，特别涉及一种功率器件。

技术介绍

[0002]屏蔽栅沟槽/分离栅沟槽(shield gate trench/spilt gate trench)功率器件(SGT)作为一种新的沟槽功率器件，通过其沟槽内第一层多晶硅即屏蔽栅极(shield)作为场板与外部电极连接，通过电荷补偿效应降低器件的导通电阻以及提高器件的耐压能力。屏蔽栅沟槽/分离栅沟槽功率器件内部主要存在三种寄生电容，分别为输入电容Ciss、输出电容Coss以及反向传输电容(又名米勒电容)Crss，其中：
[0003]Ciss＝Cgs+Cgd
[0004]Coss＝Cds+Cgd
[0005]Crss＝Cgd
[0006]其中，Cgs为栅源电容，Cgd为栅漏电容，Cds为漏源电容。
[0007]屏蔽栅沟槽/分离栅沟槽功率器件的制造工艺决定了米勒电容一定存在，由于米勒电容的存在会引发米勒效应，进一步会在屏蔽栅沟槽/分离栅沟槽功率器件开通过程中阻止栅源电压Vgs上升，使得屏蔽栅沟槽/分离栅沟槽功率器件的开启时间延长，开通时的功率损耗增加，这种情况在高频电路里显得更为严重，因此降低米勒电容对降低器件的导通损耗具有重要作用。

技术实现思路

[0008]鉴于上述问题，本技术的目的在于提供一种功率器件，通过改变控制栅的形状来提高控制栅和漏极之间的距离，从而降低米勒电容。
[0009]本技术提供一种功率器件，包括：
[0010]衬底；
[0011]外延层，位于所述衬底上；
[0012]沟槽，从所述外延层的表面向内部延伸；
[0013]第一介质层，覆盖所述沟槽的底部和下部的侧壁；
[0014]屏蔽栅，位于所述沟槽的下部，所述屏蔽栅与所述外延层之间由所述第一介质层隔开；
[0015]第二介质层，覆盖所述屏蔽栅的顶部表面；
[0016]第三介质层，覆盖所述沟槽的上部的侧壁以及所述第一介质层和所述第二介质层的表面；
[0017]控制栅，位于所述沟槽的上部，所述控制栅与所述外延层之间由所述第三介质层隔开，所述控制栅与所述屏蔽栅之间由所述第二介质层和所述第三介质层隔开；
[0018]其中，所述控制栅在垂直于所述外延层表面的截面具有相互平行的上边和下边，以及相互平行的两个侧边，每个所述侧边与所述下边之间是通过弧形部连接，所述弧形部
向着远离所述沟槽侧壁的方向凸起。
[0019]优选地，所述第一介质层包括：
[0020]第一部分，覆盖所述沟槽的底部和下部的侧壁；以及
[0021]第二部分，位于所述第一部分上，在垂直于所述外延层表面的截面上，所述第二部分呈弓形。
[0022]优选地，在垂直于所述外延层表面的方向上，所述第一部分高于所述屏蔽栅的部分为三角形，所述第二部分位于三角形的斜边上。
[0023]优选地，所述第二部分的弓形向着所述控制栅的方向凸起。
[0024]优选地，所述第二部分的弓形的矢高h为0<h<100nm。
[0025]优选地，两个所述弧形部相同且左右对称。
[0026]优选地，所述第二介质层的顶部低于所述第一介质层的顶部。
[0027]优选地，所述第三介质层覆盖所述第一介质层的部分与所述第一介质层共形。
[0028]优选地，所述控制栅的底部与所述外延层之间经由所述第一部分高于屏蔽栅的部分、所述第二部分以及所述第三介质层隔离。
[0029]优选地，还包括：
[0030]体区，位于所述外延层中，且与所述沟槽邻接；
[0031]源区，位于所述体区中；
[0032]覆盖介质层，位于所述控制栅以及所述源区上；
[0033]导电通道，贯穿所述覆盖介质层以及所述源区，到达所述体区中；
[0034]源极电极，位于所述覆盖介质层上，经由所述导电通道与所述体区接触；
[0035]漏极电极，位于所述衬底远离所述外延层的表面。
[0036]优选地，所述第一介质层和所述第二介质层的致密度不同。
[0037]本技术提供的功率器件，控制栅的侧边与下边通过弧形部连接，且弧形部向着远离沟槽侧壁的方向凸起，使得控制栅的底部和漏极之间的距离增加，降低米勒电容，且控制栅的形状不会对器件其他的关键参数(例如耐压能力、导通电阻)产生影响。
[0038]本技术提供的功率器件，通过改变第一介质层的形貌来改变第二介质层、第三介质层以及控制栅的形貌，来提高控制栅和漏极之间的距离，进而降低米勒电容。
[0039]本技术提供的功率器件，第一介质层的第二部分呈向着控制栅的方向凸起的弓形，在第一介质层的第一部分、第二介质层以及第三介质层的厚度不变的情况下，使得控制栅的底部与外延层之间的距离增大，进一步降低米勒电容，使得器件在开启时的导通损耗降低。
[0040]本技术提供的功率器件，通过控制厚氧层的致密度，并控制厚氧层的湿法刻蚀速率，进而使得第一介质层的第二部分得到弓形的形貌。进一步地，相较于传统工艺，本实施例中只增加了一道快速热退火工艺来改变厚氧层的刻蚀速率，工艺简单。
附图说明
[0041]通过以下参照附图对本技术实施例的描述，本技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0042]图1示出了传统的功率器件的截面图；
[0043]图2示出了本申请实施例的功率器件的截面图；
[0044]图3示出了控制栅垂直于外延层表面的截面图；
[0045]图4a至图4i示出了本申请实施例的功率器件的制造方法的各阶段截面图。
具体实施方式
[0046]以下将参照附图更详细地描述本技术。以下在各个附图中，相同的元件采用类似的附图标记表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
[0047]在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
[0048]如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在
……
上面”或“在
……
上面并与之邻接”的表述方式。
[0049]除非在下文中特别指出，功率器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III
‑
V族半导体，如砷化镓(GaAs)、氮化镓(GaN)等，IV
‑
IV族半导体，如碳化硅(SiC)等，II
‑
VI族化合物半导体，如硫化镉(CdS)、碲化镉(CdTe)等，以及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率器件，其特征在于，包括：衬底；外延层，位于所述衬底上；沟槽，从所述外延层的表面向内部延伸；第一介质层，覆盖所述沟槽的底部和下部的侧壁；屏蔽栅，位于所述沟槽的下部，所述屏蔽栅与所述外延层之间由所述第一介质层隔开；第二介质层，覆盖所述屏蔽栅的顶部表面；第三介质层，覆盖所述沟槽的上部的侧壁以及所述第一介质层和所述第二介质层的表面；控制栅，位于所述沟槽的上部，所述控制栅与所述外延层之间由所述第三介质层隔开，所述控制栅与所述屏蔽栅之间由所述第二介质层和所述第三介质层隔开；其中，所述控制栅在垂直于所述外延层表面的截面具有相互平行的上边和下边，以及相互平行的两个侧边，每个所述侧边与所述下边之间是通过弧形部连接，所述弧形部向着远离所述沟槽侧壁的方向凸起。2.根据权利要求1所述的功率器件，其特征在于，所述第一介质层包括：第一部分，覆盖所述沟槽的底部和下部的侧壁；以及第二部分，位于所述第一部分上，在垂直于所述外延层表面的截面上，所述第二部分呈弓形。3.根据权利要求2所述的功率器件，其特征在于，在垂直于所述外延层表面的方向上，所述第一部分高于所述屏蔽栅的部分为三角形，所述第二部分位于三角形的斜边上。4.根据权利要求2所述的功率器件，其特征...

【专利技术属性】
技术研发人员：罗鑫，谢洋，黄雨挥，刘旭，吴俊杰，
申请(专利权)人：厦门士兰集科微电子有限公司，
类型：新型
国别省市：