电阻式开关存储单元制造技术

提供了一种电阻式随机存取存储器(ReRAM)器件。该ReRAM器件包括第一电极、与第一电极接触的第一电阻结构、与第一电阻结构接触的介电层、以及与介电层接触的第二电阻结构。第二电阻结构包括电阻材料层和高功函数金属芯。ReRAM器件还包括与第二电阻结构接触的第二电极。极。极。

【技术实现步骤摘要】
【国外来华专利技术】电阻式开关存储单元


[0001]本公开一般涉及用于基于半导体的电子器件的制造方法和所得结构。更具体地说，本专利技术涉及一种用于神经形态计算的具有集成存取晶体管和高密度布局的电阻随机存取存储器(ReRAM)单元结构，该ReRAM单元具有降低的编程电压。

技术介绍

[0002]ReRAM结构可以用作计算资源中的一种类型的非易失性(NV)随机存取存储器(RAM)。具有简单金属
‑
绝缘体
‑
金属结构的ReRAM器件在可缩放性、低功率操作和多级数据存储能力方面显示出有前途的特性，并且它们可以适用于下一代存储器应用。ReRAM通常通过电介质固态材料上的电阻的受控变化来操作。介电固态材料可以被称为忆阻器。ReRAM可被视为用于神经形态计算以及高密度和高速度非易失性存储器应用的电子突触装置(或忆阻器)的有前景的技术。在神经形态计算应用中，电阻式存储器设备可以用作前神经元与后神经元之间的连接(突触)，以设备电阻的形式表示连接权重。多个前神经元和后神经元可以通过ReRAM的交叉阵列来连接，这可以实现全连接的神经网络。
[0003]ReRAM器件的金属氧化物层中的氧空位是导电细丝的构件。因此，形成ReRAM单元而不在其周边区域引入损伤是所希望的。此外，可能需要形成具有坚固封装的ReRAM单元，以防止在随后的工艺中氧的渗透。

技术实现思路

[0004]本公开的实施例涉及电阻式随机存取存储器(ReRAM)器件。ReRAM器件包括第一电极、与第一电极接触的第一电阻结构、与第一电阻结构接触的介电层、以及与介电层接触的第二电阻结构。第二电阻结构包括电阻材料层和高功函数金属芯。ReRAM器件还包括与第二电阻结构接触的第二电极。
[0005]其它实施例涉及一种制造电阻式随机存取存储器(ReRAM)器件的方法。该方法包括形成第一电极，形成与第一电极接触的第一电阻结构，形成与第一电阻结构接触的介电层，以及形成与介电层接触的第二电阻结构，第二电阻结构包括电阻材料层和高功函数金属芯。该方法还包括形成与所述第二电阻结构接触的第二电极。
[0006]上述
技术实现思路
并非旨在描述本公开的每个所示实施例或每种实施方式。
附图说明
[0007]本申请中包括的附图并入说明书中并形成说明书的一部分。它们示出了本公开的实施例，并且与说明书一起解释了本公开的原理。附图仅说明某些实施例，而不限制本公开。
[0008]图1是根据实施例的ReRAM装置在制造过程的中间阶段的截面图。
[0009]图2是根据实施例的图1的ReRAM装置在制造过程的后续阶段的截面图。
[0010]图3是根据实施例的在制造工艺的后续阶段的图2的ReRAM装置的截面图。
[0011]图4是根据实施例的图3的ReRAM装置在制造过程的后续阶段的截面图。
[0012]图5是根据实施例的图4的ReRAM装置在制造过程的后续阶段的截面图。
[0013]图6是根据实施例的图5的ReRAM装置在制造过程的后续阶段的截面图。
[0014]图7是根据实施例的在制造工艺的后续阶段的图6的ReRAM装置的截面图。
[0015]图8是根据实施例的图7的ReRAM装置在制造过程的后续阶段的截面图。
[0016]图9是根据实施例的在制造工艺的后续阶段的图8的ReRAM装置的截面图。
[0017]图10是根据实施例的在制造工艺的后续阶段的图9的ReRAM装置的截面图。
具体实施方式
[0018]本公开一般涉及用于基于半导体的电子器件的制造方法和所得结构。更具体地说，本专利技术涉及具有集成存取晶体管和高密度布局的可用于神经形态计算应用的电阻式随机存取存储器(ReRAM)单元结构，以及制造这种ReRAM器件的方法。
[0019]附图中的流程图和截面图示出了根据各种实施例的制造ReRAM器件的方法。在一些替代实施方案中，制造步骤可以不同于图中所注明的次序发生，且某些额外制造步骤可在图中所注明的步骤之间实施。此外，图中所示的任何分层结构可以包含多个子层。
[0020]本文参照相关附图描述本公开的各种实施例。在不脱离本公开的范围的情况下，可以设计出替代实施例。注意，在以下描述和附图中的元件之间阐述了各种连接和位置关系(例如，上方、下方、相邻等)。除非另外指明，这些连接和/或位置关系可以是直接的或间接的，并且本公开不旨在在这方面进行限制。因此，实体的偶联可以指直接或间接偶联，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的一个例子，本说明书中提到在层“B”上形成层“A”包括这样的情况，其中一个或多个中间层(例如层“C”)在层“A”和层“B”之间，只要层“A”和层“B”的相关特性和功能基本上不被中间层改变。
[0021]以下定义和缩写用于解释权利要求和说明书。如本文所用，术语“包含”、“包括”、“具有”、“含有”或其任何其它变型旨在涵盖非排他性的包括。例如，包括一系列要素的组合物、混合物、工艺、方法、制品或装置不一定仅限于那些要素，而是可以包括未明确列出的或此类组合物、混合物、工艺、方法、制品或装置固有的其他要素。
[0022]为了下文描述的目的，术语“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”及其派生词应涉及所描述的结构和方法，如附图中所定向的。术语“覆盖”、“在顶部上”、“定位在”或“定位在顶部”表示第一元件(例如第一结构)存在于第二元件例如(第二结构)上，其中中间元件例如界面结构可存在于第一元件和第二元件之间。术语“直接接触”是指第一元件(例如第一结构)和第二元件(例如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。应注意，术语“对
……
具有选择性”，例如，“第一元件对第二元件具有选择性”意指第一元件可被蚀刻，且第二元件可充当蚀刻停止层。
[0023]为了简洁起见，在此可能详细描述或可能不详细描述与半导体器件和集成电路(IC)制造有关的常规技术。此外，本文所述的各种任务和过程步骤可并入具有本文未详细描述的额外步骤或功能性的更综合程序或过程中。特别是，半导体装置和基于半导体的IC的制造中的各种步骤是公知的，因此为了简洁起见，许多传统步骤将在此仅简要提及或将被完全省略而不提供公知的工艺细节。
[0024]用于形成将被封装到IC中的微芯片的各种工艺分为四个一般类别，即，膜沉积、去
除/蚀刻、半导体掺杂和图案化/光刻。沉积是将材料生长、涂覆或以其它方式转移到晶片上的任何工艺。可用的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)以及最近的原子层沉积(ALD)等。去除/蚀刻是从晶片去除材料的任何工艺。实例包括蚀刻工艺(湿法或干法)和化学机械平坦化(CMP)等。半导体掺杂是通过掺杂例如晶体管源极和漏极，通常通过扩散和/或通过离子注入来改变电特性。这些掺杂工艺之后是炉退火或快速热退火(RTA)。退火用于激活注入的掺杂剂。导体(本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电阻式随机存取存储器(ReRAM)器件，包括：第一电极；与所述第一电极接触的第一电阻结构；与第一电阻结构接触的介电层；与所述介电层接触的第二电阻结构，所述第二电阻结构包括电阻材料层和高功函数金属芯；以及与所述第二电阻结构接触的第二电极。2.如权利要求1所述的ReRAM器件，其中所述高功函数金属芯包括选自Ru、Ir和Pt中的至少一种。3.如权利要求1所述的ReRAM器件，其中，所述高功函数金属芯具有小于所述第一电极的宽度和所述第二电极的宽度的宽度。4.如权利要求3所述的ReRAM器件，其中，所述高功函数金属芯位于所述第二电阻结构的中心。5.如权利要求1所述的ReRAM器件，其中，所述高功函数金属芯被嵌入到所述电阻材料层中。6.如权利要求1所述的ReRAM器件，其中，所述介电层包括金属氧化物材料。7.如权利要求6所述的ReRAM器件，其中，所述金属氧化物材料是HfO2。8.如权利要求1所述的ReRAM器件，其中，所述高功函数金属芯具有>4.9eV的功函数。9.如权利要求1所述的ReRAM器件，还包括形成在所述第一电极上的封装层，以及形成在所述封装层上的层间介电层。10.如权利要求1所述的ReRAM器件，其中，所述第一电极和所述第二电极各自包括衬里层和形成在所述衬里层上的过孔芯。11.一种制造电阻式随机存取存储器(ReRAM)器件的方法，包括：形成第一电极；形成与所述第一电极接触的第一电阻结构；形成与第一电阻结构接触的介电层；形成与所述介电层接...

【专利技术属性】
技术研发人员：安藤崇志，P，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：