一种芯片保护封装结构制造技术

本实用新型专利技术的芯片保护封装结构，包括柱脚贴芯片背面的第一铜柱；于硅基底外设置包裹第一铜柱的柱脚的第一胶质层，于第一胶质层外设置包裹第一铜柱的柱身的塑封层。通过在芯片背面的硅基底层底部封装第一铜柱，并填充ABF；第一铜柱用于增加散热效果，ABF在芯片背面和四个侧面保护封装，利用ABF的高度耐用和刚性，和能抵抗温度变化时的膨胀和收缩的特性，使得在第一铜柱散热的同时保持芯片的稳定。再通过支撑硅层为整个芯片提供机械支撑，提高底部的耐磨、导热性。本实用新型专利技术的芯片保护封装结构，可以更好的保护芯片，解决了薄膜和衬底间结合能力较弱，会导致薄膜易脱落，减少芯片使用寿命的问题，具有很强的实用性和广泛的适用性。具有很强的实用性和广泛的适用性。具有很强的实用性和广泛的适用性。

【技术实现步骤摘要】
一种芯片保护封装结构


[0001]本技术涉及一种保护封装，具体涉及一种芯片保护封装结构，属于半导体封装


技术介绍

[0002]相对于传统封装，晶圆级封装具有生产周期更短、封装尺寸更小的优势。WLCSP（Wafer Level Chip Scale Packaging，晶圆片级芯片规模封装）是最常用的晶圆级封装工艺。在WLCSP封装工艺中，利用塑封料在芯片的背面和侧面形成塑封层，塑封层可用于保护芯片免受外部环境的影响。
[0003]但是，芯片和塑封层之间的结合力较弱，容易导致塑封层脱落，减少使用寿命。因此，有必要对芯片提供保护封装，以便对芯片进行更好的保护。

技术实现思路

[0004]为解决现有技术的不足，本技术的目的在于提供一种芯片保护封装结构。
[0005]为了实现上述目标，本技术采用如下的技术方案：
[0006]一种芯片保护封装结构，包括柱脚贴芯片背面的第一铜柱；
[0007]于所述芯片背面外设置包裹第一铜柱的柱脚的第一胶质层，
[0008]于所述第一胶质层外设置包裹第一铜柱的柱身的塑封层。
[0009]于上述塑封层外设置支撑硅层。
[0010]上述支撑硅层的厚度为200
‑
300μm。
[0011]上述第一胶质层为PI层。
[0012]上述塑封层为ABF层。
[0013]上述塑封层的厚度为200
‑
500μm。
[0014]上述第一铜柱为复合层柱，包括Cu层、Ni层和SnAg层；
[0015]所述Cu层构成柱体和柱脚，Ni层覆于柱体顶面；
[0016]所述SnAg层的顶面呈弧形，底平面覆于Ni层顶面。
[0017]上述芯片的正面设置有第二铜柱，所述第二铜柱的柱脚透过所述芯片的钝化层的开口贴附所述芯片的压区；并于钝化层外设置包裹第二铜柱的柱脚的第二胶质层。
[0018]进一步的，上述第二铜柱为复合层柱，包括Cu层、Ni层和SnAg层；
[0019]所述Cu层构成柱体和柱脚，Ni层覆于柱体顶面；
[0020]所述SnAg层的顶面呈弧形，底平面覆于Ni层顶面。
[0021]本技术的有益之处在于：
[0022]本技术的一种芯片保护封装结构，于芯片背面封装第一铜柱，并填充ABF；通过第一铜柱增加散热效果，通过ABF在芯片背面和四个侧面提供保护封装，并利用ABF的高度耐用和刚性，能抵抗温度变化时的膨胀和收缩的特性，使得在第一铜柱散热的同时保持芯片的稳定。再通过覆于ABF层外的支撑硅层为整个芯片提供机械支撑，并提高底部的耐
磨、导热性。
[0023]本技术的芯片保护封装结构，可以更好的保护芯片，解决了由于薄膜（ABF层）和衬底（硅基底层）间结合能力较弱，会导致薄膜易脱落，减少芯片使用寿命的问题，具有很强的实用性和广泛的适用性。
附图说明
[0024]图1为芯片的结构示意图。
[0025]图2为圆晶正面和透明材质结合的结构示意图。
[0026]图3为封装第一铜柱的结构示意图。
[0027]图4为切割晶圆的结构示意图。
[0028]图5为将芯片正装到载体晶圆上的结构示意图。
[0029]图6为封装第二铜柱的结构示意图。
[0030]图7为设置支撑硅层的结构示意图。
[0031]图8为芯片保护封装的结构示意图。
[0032]附图中标记的含义如下：1、Pad层，2、钝化层，3、硅基底层，4、键合材料，5、透明材质，6、第一胶质层，7、第一铜柱，8、载体晶圆，9、ABF层，10、支撑硅层，11、第二铜柱，12、第二胶质层。
具体实施方式
[0033]以下结合附图和具体实施例对本技术作具体的介绍。
[0034]本技术中的PI为聚酰亚胺；ABF又称“Ajinomoto增强膜”，是一种在所有现代集成电路中充当绝缘体的树脂基板。
[0035]如图1所示，芯片由Pad层（压区）1、硅基底层3和钝化层2组成，Pad层1嵌置于硅基底层3的顶部，Pad层1的顶面与硅基底层3的顶面齐平；钝化层2覆于硅基底层3的顶面，并环覆Pad层1的顶面，且于Pad层1的顶面中部留置空窗。
[0036]一种芯片保护封装结构，包括依次覆设于硅基底层3底部的第一胶质层6、塑封层、支撑硅层10。优选的，硅基底层3的厚度为200
‑
300μm；塑封层为ABF层9，厚度为200
‑
500μm；支撑硅层10为Si层，厚度为200
‑
300μm；第一胶质层为PI层。
[0037]第一铜柱7嵌置于第一胶质层6和塑封层中。第一铜柱7为复合层柱，包括Cu层、Ni层和SnAg层，其中Cu层构成柱体和柱脚，Ni层覆于柱体顶面，SnAg层的顶面呈弧形，底平面覆于Ni层顶面；即第一铜柱7的柱身由Cu柱体、Ni层和SnAg层组成。第一铜柱7垂设于的硅基底层3的底部，柱脚贴硅基底层3并由PI层6包裹，第一铜柱7的柱身由ABF层9包裹。
[0038]根据使用需求，于芯片的顶面可封装第二铜柱11，第二铜柱11的结构可与第一铜柱7的结构相同。第二铜柱11的柱脚透过芯片的钝化层2，即由空窗处贴芯片的Pad层1，再于钝化层2外设置包裹第二铜柱11的柱脚的第二胶质层12，第二胶质层优选为PI层。
[0039]具体工艺：
[0040]步骤1，如图2所示，将键合材料4（TBF）旋涂于透明材质5（Glass）上，使圆晶（Wafer）正面和透明材质5结合。
[0041]步骤2，如图3所示，将圆晶研磨到一定厚度，在圆晶背面通过涂胶、曝光以及显影，
在晶圆背面制备图形化的第一胶质层6（PI层），该图形化的PI层设有多个开窗，在开窗处通过Bumping工艺制备第一铜柱7，使第一铜柱7的柱脚贴硅基底层3。通常情况下，第一铜柱7的柱脚底部设置有种子层（图示未画出），种子层为铜柱的生长提供更有利的外部条件。
[0042]步骤3，如图4所示，切割晶圆，形成独立单颗的芯片。
[0043]步骤4，如图5所示，采用激光剥离技术，实现单颗芯片与透明材质5的分离；同时将芯片正装到载体晶圆8(Carrier Wafer)上。
[0044]步骤5，如图6所示，采用ABF膜，利用层压的方式进行注塑，包裹第一铜柱7。ABF膜在层压以及工艺温度条件下具有一定的流动性，能够填充芯片之间的间距，经固化后形成保护膜，起到保护芯片表面的作用。
[0045]步骤6，如图7所示，在ABF层9上设置用于给整个结构提供机械支撑的支撑硅层10（支撑晶圆）；并通过解键合（Laser/Thermal debonding）将载体晶圆8(Carrier Wafer)和键合材料4（TBF）剥离出来。
[0046]步骤7，如图8所示，在正面再制备第二铜柱11，第二铜柱11的柱脚贴芯片的Pad层1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片保护封装结构，其特征在于，包括柱脚贴芯片背面的第一铜柱；于所述芯片背面外设置包裹第一铜柱的柱脚的第一胶质层，于所述第一胶质层外设置包裹第一铜柱的柱身的塑封层。2.根据权利要求1所述的一种芯片保护封装结构，其特征在于，于所述塑封层外设置支撑硅层。3.根据权利要求2所述的一种芯片保护封装结构，其特征在于，所述支撑硅层的厚度为200
‑
300μm。4.根据权利要求1所述的一种芯片保护封装结构，其特征在于，所述塑封层的厚度为200
‑
500μm。5.根据权利要求1所述的一种芯片保护封装结构，其特征在于，所述第一胶质层为PI层。6.根据权利要求1所述的一种芯片保护封装结构，其特征在于，所述...

【专利技术属性】
技术研发人员：郭红红，
申请(专利权)人：江苏芯德半导体科技有限公司，
类型：新型
国别省市：