晶粒封装结构及其制作方法技术

本发明专利技术公开一种晶粒封装结构及其制作方法。晶粒封装结构的制作方法包括下列步骤：将第一晶粒固定在封装底座上；将柔性印刷电路板的第一镂空焊盘与第一晶粒的第一焊盘对齐，并固定柔性印刷电路板；将第一镂空焊盘焊接于第一焊盘；将第二晶粒固定在柔性印刷电路板上，且与第一晶粒重叠；折叠柔性印刷电路板，以使柔性印刷电路板的第二镂空焊盘与第二晶粒的第二焊盘对齐，并露出柔性印刷电路板的信号测试焊盘；将柔性印刷电路板固定在第二晶粒上；将第二镂空焊盘焊接于第二焊盘；将金属线焊接到信号测试焊盘；以及将封装引脚焊接于金属线。线。线。

【技术实现步骤摘要】
晶粒封装结构及其制作方法


[0001]本专利技术涉及一种封装结构及其制作方法，特别是涉及一种晶粒封装结构及其制作方法。

技术介绍

[0002]将多颗晶粒(Die)放入同一个封装件(Package)中，是比较常见的一种封装方式。但是存在封装件尺寸较大，成本较高，晶粒上的信号无法测量的问题。
[0003]在一个封装结构中使用多颗晶粒，并且多颗晶粒上的电气信号需要互连时，晶粒上方通常设置有焊盘以便进行互连，且通常的封装方式有两种：
[0004]第一种方案是将两颗晶粒水平放置在封装结构中，焊盘通过金属线进行互连(例如铜线)。然而，两个晶粒的焊盘在互连时由于顺序不同，互连时会造成金属线交叉，进而提升短路风险。
[0005]为了避免金属线交叉，需要在其中一颗晶粒上设置金属层，以在该金属层内设置走线来改变晶粒上焊盘的位置及顺序，以利于无交叉的互连。然而，此方案的封装结构的尺寸较大，且晶粒上需要额外增加金属层，导致成本增加。且在两晶粒互连而传输的信号为高速信号(速率高于1Gpbs)时，因金属层内连线空间有限，并且无法为高速信号设计分支，导致无法增加信号测试点。
[0006]另一种方案为将两晶粒进行堆叠。然而，此方案受限于晶粒上设置的金属层仅能提供一层走线层，在需要多个焊盘进行互连时，需额外增加金属层的面积，而导致堆叠上方的晶粒悬空，而需再额外增加伪晶粒层以填充悬空处，虽可让封装结构的尺寸变小，但仍无法有效解决第一种方案中的无法增加信号测试点以及成本增加等缺点。

技术实现思路

[0007]本专利技术所要解决的技术问题在于，针对现有技术的不足提供一种晶粒封装结构及其制作方法。
[0008]为了解决上述的技术问题，本专利技术所采用的技术方案之一是提供一种晶粒封装结构的制作方法，其包括：将第一晶粒固定在封装底座上；将柔性印刷电路板设置在该第一晶粒上方，使该柔性印刷电路板的多个第一镂空焊盘与该第一晶粒的多个第一焊盘对齐；将该柔性印刷电路板固定于该第一晶粒上方；将该多个第一镂空焊盘焊接于该多个第一焊盘；将第二晶粒固定在该柔性印刷电路板上，且与该第一晶粒重叠；折叠该柔性印刷电路板，以使该柔性印刷电路板的多个第二镂空焊盘与该第二晶粒的多个第二焊盘对齐，并露出该柔性印刷电路板的多个信号测试焊盘，其中，该多个第二镂空焊盘分别与该多个第一镂空焊盘电连接；将该柔性印刷电路板固定在该第二晶粒上；将该多个第二镂空焊盘焊接于该多个第二焊盘；将多个金属线焊接到该多个信号测试焊盘；以及将多个封装引脚焊接于该多个金属线。
[0009]为了解决上述的技术问题，本专利技术所采用的另外一技术方案是提供一种晶粒封装
结构，其包括封装底座、第一晶粒、柔性印刷电路板、第二晶粒、多个金属线及多个封装引脚。第一晶粒，设置在该封装底座上。柔性印刷电路板，具有第一部分及第二部分，该第一部分设置在该第一晶粒上方，且该柔性印刷电路板的多个第一镂空焊盘与该第一晶粒的多个第一焊盘对齐且焊接连接。第二晶粒，设置在该柔性印刷电路板的该第一部分上，且与该第一晶粒重叠，其中，该柔性印刷电路板经过折叠使得该第二部分设置于该第二晶粒上方，且该柔性印刷电路板的多个第二镂空焊盘与该第二晶粒的多个第二焊盘对齐且焊接连接，且露出该柔性印刷电路板的多个信号测试焊盘，其中，该多个第二镂空焊盘分别与该多个第一镂空焊盘电连接。多个金属线，分别连接于该多个信号测试焊盘。多个封装引脚，分别连接于该多个金属线。
[0010]本专利技术的有益效果之一在于，本专利技术所提供的晶粒封装结构及其制作方法，采用具有适当配置的多个镂空焊盘的柔性印刷电路板，经折叠后可在两晶粒的电路径上提供信号测试点，并缩小封装结构体积，还可降低成本。
[0011]为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与图式，然而所提供的图式仅用于提供参考与说明，并非用来对本专利技术加以限制。
附图说明
[0012]图1为本专利技术一实施例的晶粒封装结构的制作方法的流程图。
[0013]图2为本专利技术一实施例的步骤S10的俯视示意图。
[0014]图3A为本专利技术一实施例的步骤S11的俯视示意图。
[0015]图3B为本专利技术一实施例的步骤S11的截面示意图。
[0016]图4A为本专利技术一实施例的柔性印刷电路板的俯视示意图。
[0017]图4B为本专利技术一实施例的柔性印刷电路板的截面示意图。
[0018]图5为本专利技术一实施例的步骤S13的俯视示意图。
[0019]图6A为本专利技术一实施例的步骤S14的俯视示意图。
[0020]图6B为本专利技术一实施例的步骤S14的截面示意图。
[0021]图7为本专利技术一实施例的步骤S17及S18的俯视示意图。
[0022]图8为本专利技术一实施例的步骤S19的截面示意图。
具体实施方式
[0023]以下是通过特定的具体实施例来说明本专利技术所公开有关“晶粒封装结构及其制作方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本专利技术的优点与效果。本专利技术可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本专利技术的构思下进行各种修改与变更。另外，本专利技术的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本专利技术的相关
技术实现思路
，但所公开的内容并非用以限制本专利技术的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
[0024]图1为本专利技术一实施例的晶粒封装结构的制作方法的流程图。参阅图1所示，本专利技术一实施例提供一种晶粒封装结构的制作方法，其包括下列步骤：
[0025]步骤S10：将第一晶粒固定在封装底座上。请参阅图2，其为本专利技术一实施例的步骤
S10的俯视示意图。在图2中，第一晶粒10可例如为裸晶，是以半导体材料制作而成、未经封装的一小块集成电路本体，其上设置有多个第一焊盘，例如第一焊盘101、102、103，用于让第一晶粒10与外部组件进行信号传输。第一晶粒10通过一般的黏晶工艺，例如，藉由施加胶水、热、压力或超音波等方式，固定在封装底座12之上。封装底座12可例如为方形框体结构的集成电路底座，其一般在边缘预留有多个用于设置电引脚的孔位。
[0026]步骤S11：将柔性印刷电路板设置在第一晶粒上方，使柔性印刷电路板的多个第一镂空焊盘与第一晶粒的多个第一焊盘对齐，并固定柔性印刷电路板。
[0027]可一并参考图3A、图3B、图4A及图4B。图3A为本专利技术一实施例的步骤S11的俯视示意图，图3B为本专利技术一实施例的步骤S11的截面示意图，图4A为本专利技术一实施例的柔性印刷电路板的俯视示意图，图4B为本专利技术一实施例的柔性印刷电路板的截面示意图。
[0028]可先参考图4A及图4B，柔性印刷电路板14具有与第一晶粒10接触的第一面S1及与第一面S1相对的第二面S2，柔性印刷电路板14可例如包括铜箔基板、核心层(例如聚酰亚胺)以及用于表面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶粒封装结构的制作方法，包括：将第一晶粒固定在封装底座上；将柔性印刷电路板设置在该第一晶粒上方，使该柔性印刷电路板的多个第一镂空焊盘与该第一晶粒的多个第一焊盘对齐，并固定该柔性印刷电路板；将该多个第一镂空焊盘焊接于该多个第一焊盘；将第二晶粒固定在该柔性印刷电路板上，且与该第一晶粒重叠；折叠该柔性印刷电路板以形成折叠部分，以使该柔性印刷电路板的多个第二镂空焊盘与该第二晶粒的多个第二焊盘对齐，并露出该柔性印刷电路板的多个信号测试焊盘，其中，该多个第二镂空焊盘分别与该多个第一镂空焊盘电连接；将该柔性印刷电路板的该折叠部分固定在该第二晶粒上；将该多个第二镂空焊盘焊接于该多个第二焊盘；将多个金属线焊接到该多个信号测试焊盘；以及将多个封装引脚焊接于该多个金属线。2.如权利要求1所述的晶粒封装结构的制作方法，其中，该柔性印刷电路板具有与该第一晶粒接触的第一面及与该第一面相对的第二面，该多个第一镂空焊盘贯穿该第一面及该第二面设置在该柔性印刷电路板中。3.如权利要求2所述的晶粒封装结构的制作方法，其中，将该第二晶粒固定在该柔性印刷电路板上的步骤进一步包括将该第二晶粒固定在该柔性印刷电路板的该第二面上，且与该第一晶粒在该柔性印刷电路板上的垂直投影区域重叠。4.如权利要求2所述的晶粒封装结构的制作方法，其中，折叠该柔性印刷电路板的步骤进一步包括折叠该柔性印刷电路板以露出位于该第一面上的该多个信号测试焊盘。5.如权利要求2所述的晶粒封装结构的制作方法，其中，该多个第二镂空焊盘贯穿该第一面及该第二面设置在该柔性印刷电路板中，分别通过该柔性印刷电路板中的多条金属走线与该多个第一镂空焊盘电连...

【专利技术属性】
技术研发人员：李海涛，戴洪海，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：