【技术实现步骤摘要】
基于二维材料存储时长可调的浮栅存储器及其制备工艺
[0001]本专利技术涉及信息纳米科技
,具体而言,涉及一种基于二维材料存储时长可调的浮栅存储器及其制备工艺。
技术介绍
[0002]近年来,对于硅基半导体的工艺制程在逼近3nm节点时,其晶体管尺寸已经逼近了物理极限,在此情形下摩尔定律能否延续受到质疑。而二维材料由于其具有原子级的单层结构和优异的机械、电学性能,在后摩尔时代新型存储器件的研究中取得了迅猛的发展。以二维材料为基础的存储器件可以在较低操作电压下实现较大的存储窗口、较高的开关电流比和较好的数据存储能力,同时其拥有数据存储密度高、擦写操作速度快、存取操作功耗较低等特点。
[0003]因而在此基础上,研究者们开展了针对拟态人工突触器件的研究,并发现以其为基础的突触阵列结构具有突破冯诺依曼瓶颈实现神经形态计算的潜力。
[0004]但要完全实现其神经形态计算潜力,推进商业化落地,还需要解决以下几个问题:(1)器件需具有时空信息处理能力。(2)器件存储性能稳定,数据读取时随机性小,可靠性高。(3)执行计 ...
【技术保护点】
【技术特征摘要】
1.一种基于二维材料存储时长可调的浮栅存储器的制备工艺,包括如下步骤:基于P型掺杂硅衬底直接沉积纳米石墨烯层;刻蚀调控纳米石墨烯层的密度,获得特定密度的刻蚀所得石墨烯层用作浮栅层;基于特定密度的刻蚀所得石墨烯层镀膜形成氧化铝种子层;基于氧化铝种子层镀膜形成氧化铪隧穿层;基于蓝宝石衬底生长得到单层二硫化钼沟道,刻蚀蓝宝石衬底,并将单层二硫化钼沟道移至氧化铪隧穿层进行固定;基于图案化后单层二硫化钼沟道蒸发制备源漏电极。2.根据权利要求1所述的基于二维材料存储时长可调的浮栅存储器的制备工艺,其特征在于,所述基于P型掺杂硅衬底直接沉积纳米石墨烯层,具体包括:利用P型掺杂硅衬底的300nm厚度氧化层形成氧化硅阻挡层(300nm SiO2/p++Si),使用等离子体化学气相沉积方法,基于P型掺杂硅衬底的氧化硅阻挡层直接沉积纳米石墨烯薄膜层。3.根据权利要求2所述的基于二维材料存储时长可调的浮栅存储器的制备工艺,其特征在于,所述使用等离子体化学气相沉积方法,直接沉积纳米石墨烯薄膜层的具体反应离子刻蚀参数包括:腔体通入气体为O2,气体流量为100sccm(标准毫升/分),腔体压强为7.3*10
‑2Torr(托),刻蚀功率为5W,刻蚀时间分别为:5s、10s、15s、20s、25s,刻蚀结束后相应刻蚀时间对应的电阻值分别为:8KΩ、10MΩ、180MΩ、250GΩ、∞,其中,在经过25s刻蚀之后,再施加1V电压时已无法测得正常电流,而未经刻蚀处理的纳米石墨烯薄膜层的电阻值为3Ω。4.根据权利要求2所述的基于二维材料存储时长可调的浮栅存储器的制备工艺,其特征在于,所述刻蚀调控纳米石墨烯层的密度,获得特定密度的刻蚀所得石墨烯层用作浮栅层,具体包括:利用反应离子刻蚀技术选区无损刻蚀调控纳米石墨烯层的密度,获得特定密度的刻蚀所得石墨烯层用作浮栅层。5.根据权利要求4所述的基于二维材料存储时长可调的浮栅存储器的制备工艺,其特征在于,所述刻蚀调控纳米石墨烯层的密度,获得特定密度的刻蚀所得石墨烯层用作浮栅层,具体还包括:以长为1cm,宽为0.5cm的纳米石墨烯层在其两端分别施加1V电压时的电阻值,反映刻蚀调控的纳米石墨烯薄膜层的密度。6.根据权利要求5所述的基于二维...
【专利技术属性】
技术研发人员:赵静,李春阳,张凡青,李忠燚,董立新,
申请(专利权)人:北京理工大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。