半导体装置制造方法及图纸

本公开涉及一种被配置为能够降低能耗的半导体装置。提供了一种半导体装置，包括：输入单元，输入电荷；计算单元，存储并计算来自输入单元的电荷；以及输出单元，检测并输出存储在计算单元中的电荷。计算单元具有存储单元，多个配对单元连接至该存储单元，每个配对由输入单元与选通单元形成。多个配对单元的每个使从输入单元输入至存储单元的电荷可变。存储单元存储从多个连接的配对单元中的每个输入的电荷。本发明专利技术可应用于例如模拟计算装置。本发明专利技术可应用于例如模拟计算装置。本发明专利技术可应用于例如模拟计算装置。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置


[0001]本公开涉及半导体装置，具体涉及能够降低能耗的半导体装置。

技术介绍

[0002]近年来，随着物联网(IoT)社会的出现，假定大量的模拟信号要经过算术处理，并且期望模拟计算用于算术处理。例如，已知专利文献1中公开的技术作为与模拟计算相关的技术。专利文献1提出了一种通过使多个模拟计算单元并行操作来提高处理速度的技术。
[0003]现有技术文献
[0004]专利文件
[0005]专利文献1：日本专利申请公开号4
‑
251390

技术实现思路

[0006]本专利技术要解决的问题
[0007]在执行模拟积和式运算的情况下，需要降低能耗。
[0008]鉴于这种情况做出了本公开，并且本专利技术的目的是降低能耗。
[0009]解决问题的方法
[0010]根据本公开的一个方面的半导体装置是一种这样的半导体装置，该半导体装置包括：输入单元，输入电荷；计算单元，累积来自输入单元的电荷并且执行算术运算；以及输出单元，检测并输出在计算单元中累积的电荷，其中，该计算单元包括累积单元，该累积单元连接到多个配对单元，该多个配对单元中的每个配对单元是输入单元和选通单元的配对，该多个配对单元中的每个配对单元使从输入单元向累积单元输入的电荷可变，并且累积单元累积从所连接的多个配对单元中的每个配对单元输入的电荷。
[0011]根据本公开的一个方面的半导体装置是一种这样的半导体装置，该半导体装置包括：输入单元，输入电荷；计算单元，累积来自输入单元的电荷并且执行算术运算；以及输出单元，检测并输出在计算单元中累积的电荷，其中，该计算单元包括累积单元，该累积单元连接到多个配对单元，该多个配对单元中的每个配对单元是输入单元和选通单元的配对，该多个配对单元中的每个配对单元使从输入单元到累积单元的电荷输入可变，并且从所连接的多个配对单元中的每个配对单元输入的电荷被累积。
[0012]注意，根据本公开的一个方面的半导体装置可以是独立的器件或者可以是构成一个装置的内部模块。
附图说明
[0013]图1是示出包括树突状布线和轴突布线的模拟计算器的配置示例的图。
[0014]图2是示出布置有模拟计算器的模拟计算阵列的配置示例的图。
[0015]图3是示出用于解决本技术的问题的概念的图。
[0016]图4是示出用于解决本技术的问题的概念的图。
[0017]图5是示出一般突触元件配置的概念的图。
[0018]图6是示出MOS晶体管的栅极电压与漏极电流之间的关系的图。
[0019]图7是示出应用本技术的模拟计算装置的实施方式的配置的第一示例的电路图。
[0020]图8是示出图7的计算单元中的计算操作的示例的图。
[0021]图9是示出从图7中的计算单元到输出单元的电荷转移的示例的图。
[0022]图10是示出应用本技术的模拟计算装置的实施方式的配置的第二示例的电路图。
[0023]图11是示出图10的计算单元中的计算操作的示例的图。
[0024]图12是示出从图10中的计算单元到输出单元的电荷转移的示例的图。
[0025]图13是示出输入单元、计算单元和输出单元的结构的示例的图。
[0026]图14是示出输入单元、计算单元和输出单元的结构的示例的图。
[0027]图15是示出由于电荷耦合引起的电荷的累积的示例的图。
[0028]图16是示出由于电荷耦合引起的电荷的检测的示例的图。
[0029]图17是示出通过电荷积累和传输的模拟计算方法的示例的图。
[0030]图18是示出输入单元和计算单元的配置的第一示例的电路图。
[0031]图19是示出输入单元和计算单元的配置的第一示例的截面图。
[0032]图20是示出输入单元和计算单元的配置的第二示例的截面图。
[0033]图21是示出输入单元和计算单元的配置的第三示例的电路图。
[0034]图22是示出输入单元和计算单元的配置的第三示例的截面图。
[0035]图23是示出计算单元的累积单元的配置的示例的截面图。
[0036]图24是示出输出单元的配置的第一示例的截面图。
[0037]图25是示出输出单元的配置的第二示例的截面图。
[0038]图26是示出模拟计算阵列系统的配置的电路图。
[0039]图27是示出模拟计算阵列系统的配置的图。
[0040]图28是模拟计算阵列系统应用于神经网络的情况的概念图。
[0041]图29是示出模拟计算阵列系统应用于神经网络的配置的示例的示图。
[0042]图30是示出应用本技术的半导体装置的配置的实施方式的配置的示例的框图。
具体实施方式
[0043]近年来，随着IoT社会的出现，大量模拟信号被感测并且经受算术处理。任务的分配正在迅速进行，具体地，通过感测获得的感测信号在终端侧的边缘处经受算术处理，并且通过算术处理获得的必要信息被发送到云侧。然而，在不久的将来，由于感测信号的巨大量以及在整个社会上迅速增加的算术处理的定量增加，达到能量消耗供应限制的担忧变得明显。
[0044]进一步降低整个社会系统的能耗是迫切的社会需求，也是挑战。具体地，为了减少云侧上的能量消耗，提高算术处理能力和提高边缘侧上的效率是最重要的问题，并且对于改善边缘计算中的能量效率的期望正在增加。
[0045]在AI领域的算术处理硬件中，能量效率极高的计算方法的研究和开发正在迅速发展。在本领域中，尤其是模拟计算系统已经引起了关注。模拟计算方法的特征是将存储和计算集成在由计算存储器表示的存储器阵列中的计算方法，并且该特征提供了以极高的能量
效率实现低能耗的方法和可能性。
[0046]这种类型的模拟计算的问题是由计算存储器表示的模拟计算方法的能量效率的限制已经变得明显。支配该限制的是布线的寄生电容的充电和放电。图1示出包括树突状布线和轴突布线的模拟计算器的配置示例。
[0047]这里，在将积和式运算(product
‑
sum operation)结果作为电压V
out
输出的情况下，建立以下表达式(1)的关系，其中C
de
是树突状布线的寄生电容，并且C_
neuron
是检测器的电容。然而，注意，在表达式(1)中，C
dei
表示单个电容。
[0048]C
de
＝ΣC
dei
+C
_neuron
…
(1)
[0049]因此，树枝状布线的消耗能量E
_de
具有以下表达式(2)的关系。
[0050]E
_de
＝(C
de
+C_
neuron
)
×
V
out2
…
(2)
本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包括：输入单元，输入电荷；计算单元，累积来自所述输入单元的电荷，并且执行算术运算；以及输出单元，检测并输出在所述计算单元中积累的电荷，其中，所述计算单元包括累积单元，所述累积单元连接至多个配对单元，所述多个配对单元中的每个配对单元是所述输入单元与选通单元的配对，所述多个配对单元中的所述每个配对单元使从所述输入单元向所述累积单元输入的电荷可变，并且所述累积单元累积从所连接的多个配对单元中的每个配对单元输入的电荷。2.根据权利要求1所述的半导体装置，其中，所述计算单元具有不与外部电气接触的浮置区域。3.根据权利要求1所述的半导体装置，其中，所述计算单元包括电荷累积区域形成单元，在所述电荷累积区域形成单元中形成有能够通过来自外部的电场来累积电荷的区域。4.根据权利要求1所述的半导体装置，其中，所述输出单元包括输出选通单元和检测单元，所述选通单元与所述输入单元和所述累积单元电气分离并且切换所述输入单元与所述累积单元之间的连接和断开，并且所述输出选通单元与所述累积单元和所述检测单元电气分离并且切换所述累积单元与所述检测单元之间的连接和断开。5.根据权利要求4所述的半导体装置，其中，选通电极单元和累积电极单元在电气非接触状态下分别与所述选通单元和所述累积单元配对，并且所述选通电极单元与所述累积电极单元电气分离。6.根据权利要求5所述的半导体装置，其中，输出选通电极单元在电气非接触状态下与所述输出选通单元配对，并且所述选通电极单元、所述累积电极单元与所述输出选通电极单元电气分离，并且通过将电压分别施加到所述选通电极单元、所述累积电极单元和所述输出选通电极单元，电场的影响被给予至分别与所述选通电极单元、所述累积电极单元和所述输出选通电极单元配对的所述选通单元、所述累积单元和所述输出选通单元。7.根据权利要求6所述的半导体装置，其中，通过单独地对所述选通电极单元和所述累积电极单元进行施加电压的操作以及切断电压的操作，在与所述选通电极单元和所述累积电极单元配对的所述选通单元和所述累积单元中的每个中产生或消除电场，并且由此来自所述输入单元的电荷经由所述选通单元输入到所述累积单元并且被累积。8.根据权利要求6所述的半导体装置，其中，通过单独地对所述累积电极单元和所述输出选通电极单元进行施加电压的操作以及切断电压的操作，在与所述累积电极单元和所述输出选通电极单元配对的所述累积单元和所述输出选通单元中的每个中产生或消除电场，并且由此在所述累积单...

【专利技术属性】
技术研发人员：吉田浩，奥野润，古贺洋贵，周藤悠介，塚本竹雄，
申请(专利权)人：索尼集团公司，
类型：发明
国别省市：