一种用于进行双线性插值处理的运算装置制造方法及图纸

本公开涉及数据处理领域，公开了一种用于进行双线性插值处理的运算装置，包括：权重输入模块，用于利用第一低位数据u和第二低位数据v，确定各个乘法器分别对应的权重输入数据，并将权重输入数据输入对应的乘法器；多路选择器，用于根据第一插值权重U和第二插值权重V，分别确定至少一个乘法器对应的待运算数据，并将待运算数据输入相应的乘法器；乘法器，用于根据待运算数据和权重输入数据，进行对应的乘法运算，确定乘法运算结果；加法器，用于对各个乘法器对应的乘法运算结果进行求和运算，确定多个待插值数据对应的双线性插值处理结果。通过本公开实施例，可减少乘法器输入位宽，减少装置电路面积，节约进行双线性插值处理的硬件资源消耗。资源消耗。资源消耗。

【技术实现步骤摘要】
一种用于进行双线性插值处理的运算装置


[0001]本公开涉及数据处理领域，尤其涉及一种用于进行双线性插值处理的运算装置。

技术介绍

[0002]双线性插值是有两个变量的插值函数的线性插值扩展，其原理是在两个方向分别进行一次线性插值。双线性插值作为数值分析中的一种插值算法，广泛应用在信号处理，数字图像和视频处理等


技术实现思路

[0003]有鉴于此，本公开提出了一种用于进行双线性插值处理的运算装置的技术方案。
[0004]根据本公开的一方面，提供了一种用于进行双线性插值处理的运算装置，包括：权重输入模块、多路选择器、多个乘法器和加法器，其中，所述乘法器的输入位宽为m
‑
1 bit；所述权重输入模块，用于利用第一低位数据u和第二低位数据v，确定各个所述乘法器分别对应的权重输入数据，并将所述权重输入数据输入对应的所述乘法器，其中，所述第一低位数据u为第一插值权重U的低位m
‑
1 bit，所述第二低位数据v为第二插值权重V的低位m
‑
1 bit，所述第一插值权重U和所述第二插值权重V为m bit，并大于等于0且小于等于1， m为所述第一插值权重U与所述第二插值权重V对应的二进制数的位数；所述多路选择器，用于根据所述第一插值权重U和所述第二插值权重V，分别确定至少一个所述乘法器对应的待运算数据，并将所述待运算数据输入相应的所述乘法器，其中，每个所述乘法器对应的所述待运算数据为需要进行所述双线性插值处理的多个待插值数据中的一个；所述乘法器，用于根据所述待运算数据和所述权重输入数据，进行对应的乘法运算，确定乘法运算结果；所述加法器，用于对各个所述乘法器对应的所述乘法运算结果进行求和运算，确定所述多个待插值数据对应的双线性插值处理结果。
[0005]在一种可能的实现方式中，所述多个乘法器包括：第一乘法器、第二乘法器、第三乘法器和第四乘法器，所述权重输入数据包括：第一权重输入数据、第二权重输入数据、第三权重输入数据和第四权重输入数据；所述权重输入模块输入所述第一乘法器的所述第一权重输入数据为1
‑
u和1
‑
v；所述权重输入模块输入所述第二乘法器的所述第二权重输入数据为u和1
‑
v；所述权重输入模块输入所述第三乘法器的所述第三权重输入数据为1
‑
u和v；所述权重输入模块输入所述第四乘法器的所述第四权重输入数据为u和v。
[0006]在一种可能的实现方式中，所述多路选择器，用于根据所述第一插值权重U和所述第二插值权重V的最高位，确定所述第一低位数据u相对于所述第一插值权重U的取值变化，以及所述第二低位数据v相对于所述第二插值权重V的取值变化；所述多路选择器，用于根据所述第一低位数据u相对于所述第一插值权重U的取值变化、所述第二低位数据v相对于所述第二插值权重V的取值变化、以及所述多个待插值数据，确定至少一个所述乘法器对应的所述待运算数据，其中，所述多个待插值数据包括：第一待插值数据、第二待插值数据、第三待插值数据和第四待插值数据。
[0007]在一种可能的实现方式中，所述多路选择器，用于在所述第一插值权重U和所述第二插值权重V的最高位均为0时，确定所述第一低位数据u的取值相对于所述第一插值权重U的取值不变，以及所述第二低位数据v的取值相对于所述第二插值权重V的取值不变。
[0008]在一种可能的实现方式中，所述多路选择器，用于在所述第一低位数据u的取值相对于所述第一插值权重U的取值不变，以及所述第二低位数据v的取值相对于所述第二插值权重V的取值不变时，确定所述第一乘法器对应的所述待运算数据为所述第一待插值数据，所述第二乘法器对应的所述待运算数据为所述第二待插值数据，所述第三乘法器对应的所述待运算数据为所述第三待插值数据。
[0009]在一种可能的实现方式中，所述多路选择器，用于在所述第一插值权重U的最高位为1，所述第二插值权重V的最高位为0时，确定所述第一低位数据u的取值相对于所述第一插值权重U的取值发生变化，以及所述第二低位数据v的取值相对于所述第二插值权重V的取值不变。
[0010]在一种可能的实现方式中，所述多路选择器，用于在所述第一低位数据u的取值相对于所述第一插值权重U的取值发生变化，以及所述第二低位数据v的取值相对于所述第二插值权重V的取值不变时，确定所述第一乘法器对应的所述待运算数据为所述第二待插值数据，所述第三乘法器对应的所述待运算数据为所述第四待插值数据。
[0011]在一种可能的实现方式中，所述多路选择器，用于在所述第一插值权重U的最高位为0，所述第二插值权重V的最高位为1时，确定所述第一低位数据u的取值相对于所述第一插值权重U的取值不变，以及所述第二低位数据v的取值相对于所述第二插值权重V的取值发生变化。
[0012]在一种可能的实现方式中，所述多路选择器，用于在所述第一低位数据u的取值相对于所述第一插值权重U的取值不变，以及所述第二低位数据v的取值相对于所述第二插值权重V的取值发生变化时，确定所述第一乘法器对应的所述待运算数据为所述第三待插值数据，所述第二乘法器对应的所述待运算数据为所述第四待插值数据。
[0013]在一种可能的实现方式中，所述多路选择器，用于在所述第一插值权重U和所述第二插值权重V的最高位均为1时，确定所述第一低位数据u的取值相对于所述第一插值权重U的取值发生变化，以及所述第二低位数据v的取值相对于所述第二插值权重V的取值发生变化。
[0014]在一种可能的实现方式中，所述多路选择器，用于在所述第一低位数据u的取值相对于所述第一插值权重U的取值发生变化，以及所述第二低位数据v的取值相对于所述第二插值权重V的取值发生变化时，确定所述第一乘法器对应的所述待运算数据为所述第四待插值数据。
[0015]在一种可能的实现方式中，所述多个待插值数据是目标图像中需要进行双线性插值处理的2
×
2结构的四个像素数据。
[0016]本公开实施例的用于进行双线性插值处理的运算装置，通过权重输入模块，利用第一低位数据u和第二低位数据v，确定各个乘法器分别对应的权重输入数据，并将权重输入数据输入对应的乘法器，其中，第一低位数据u为第一插值权重U的低位m
‑
1 bit，第二低位数据v为第二插值权重V的低位m
‑
1 bit，第一插值权重U和第二插值权重V为m bit，并大于等于0且小于等于1；根据m
‑
1 bit的第一低位数据u和第二低位数据v确定的权重输入数
据，其位数也为m
‑
1bit，从而可以将乘法器的输入位宽从mbit减小为m
‑
1bit。利用多路选择器，可以根据第一插值权重U和第二插值权重V的取值，分别确定至少一个乘法器对应的待运算数据，其中，每个乘法器对应的待运算数据为需要进行双线性插值处理的多个待插值数据中的一个，将待运算数据输入相应的乘法器，从而可以调整乘法器对应的乘法运算结果本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于进行双线性插值处理的运算装置，其特征在于，包括：权重输入模块、多路选择器、多个乘法器和加法器，其中，所述乘法器的输入位宽为m
‑
1 bit；所述权重输入模块，用于利用第一低位数据u和第二低位数据v，确定各个所述乘法器分别对应的权重输入数据，并将所述权重输入数据输入对应的所述乘法器，其中，所述第一低位数据u为第一插值权重U的低位m
‑
1 bit，所述第二低位数据v为第二插值权重V的低位m
‑
1 bit，所述第一插值权重U和所述第二插值权重V为m bit，并大于等于0且小于等于1，m为所述第一插值权重U与所述第二插值权重V对应的二进制数的位数；所述多路选择器，用于根据所述第一插值权重U和所述第二插值权重V，分别确定至少一个所述乘法器对应的待运算数据，并将所述待运算数据输入相应的所述乘法器，其中，每个所述乘法器对应的所述待运算数据为需要进行所述双线性插值处理的多个待插值数据中的一个；所述乘法器，用于根据所述待运算数据和所述权重输入数据，进行对应的乘法运算，确定乘法运算结果；所述加法器，用于对各个所述乘法器对应的所述乘法运算结果进行求和运算，确定所述多个待插值数据对应的双线性插值处理结果。2.根据权利要求1所述的装置，其特征在于，所述多个乘法器包括：第一乘法器、第二乘法器、第三乘法器和第四乘法器，所述权重输入数据包括：第一权重输入数据、第二权重输入数据、第三权重输入数据和第四权重输入数据；所述权重输入模块输入所述第一乘法器的所述第一权重输入数据为1
‑
u和1
‑
v；所述权重输入模块输入所述第二乘法器的所述第二权重输入数据为u和1
‑
v；所述权重输入模块输入所述第三乘法器的所述第三权重输入数据为1
‑
u和v；所述权重输入模块输入所述第四乘法器的所述第四权重输入数据为u和v。3.根据权利要求2所述的装置，其特征在于，所述多路选择器，用于根据所述第一插值权重U和所述第二插值权重V的最高位，确定所述第一低位数据u相对于所述第一插值权重U的取值变化，以及所述第二低位数据v相对于所述第二插值权重V的取值变化；所述多路选择器，用于根据所述第一低位数据u相对于所述第一插值权重U的取值变化、所述第二低位数据v相对于所述第二插值权重V的取值变化、以及所述多个待插值数据，确定至少一个所述乘法器对应的所述待运算数据，其中，所述多个待插值数据包括：第一待插值数据、第二待插值数据、第三待插值数据和第四待插值数据。4.根据权利要求3所述的装置，其特征在于，所述多路选择器，用于在所述第一插值权重U和所述第二插值权重V的最高位均为0时，确定所述第一...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：摩尔线程智能科技北京有限责任公司，
类型：发明
国别省市：