晶体管以及半导体装置制造方法及图纸

提供一种具有大S值的晶体管或利用晶体管的亚阈值区域中的工作进行计算的半导体装置。该晶体管包括具有沟道形成区域的氧化物半导体层、具有隔着绝缘层与所述氧化物半导体层重叠的区域的栅电极以及具有隔着铁电层与氧化物半导体层重叠的区域的第一导电层。尤其是，铁电层包含晶体，并且晶体具有呈现铁电性的结晶结构。晶结构。晶结构。

【技术实现步骤摘要】
【国外来华专利技术】晶体管以及半导体装置


[0001]本专利技术的一个方式涉及一种晶体管、半导体装置及电子设备。
[0002]本专利技术的一个方式不局限于上述
本说明书等所公开的专利技术的
涉及一种物体、驱动方法或制造方法。此外，本专利技术的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，更具体地说，作为本说明书所公开的本专利技术的一个方式的
的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。

技术介绍

[0003]近年来，已对半导体装置进行开发，主要使用LSI、CPU及存储器。CPU是包括从半导体晶片分开的半导体集成电路(至少包括晶体管及存储器)且形成有作为连接端子的电极的半导体元件的集合体。
[0004]LSI、CPU及存储器等的半导体电路(IC芯片)安装在例如印刷线路板等电路板上，并被用作各种电子设备的部件之一。
[0005]此外，通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)及图像显示装置(也简单地记载为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
[0006]另外，已知使用氧化物半导体的晶体管的泄漏电流在非导通状态下极低。例如，已公开了应用使用氧化物半导体的晶体管的泄漏电流低的特性的低功耗CPU等(参照专利文献1)。另外，例如，已公开了利用使用氧化物半导体的晶体管的泄漏电流低的特性实现存储内容的长期保持的存储装置等(参照专利文献2)。
[0007]近年来，随着电子设备的小型化和轻量化，对集成电路的进一步高密度化的要求提高。此外，有提高包含集成电路的半导体装置的生产率的需求。
[0008]另外，现在，人工智能(AI)的开发、尤其是以人脑结构为模型的集成电路的开发日益火热。该集成电路组装有作为脑子结构的电子电路且包括相当于人脑的“神经元”及“神经突触”的电路。因此，有时将上述集成电路称为“神经形性(neuro
‑
morphic)”、“脑子形性(brain
‑
morphic)”、“脑子激发(brain
‑
inspire)”等。该集成电路具有非诺依曼型体系结构，与随着处理速度的增加功耗也变高的诺依曼型体系结构相比，可以期待以极低功耗进行并列处理。
[0009]包括“神经元”及“神经突触”的模仿神经网络的数据处理模型被称为人工神经网络(ANN)。通过利用人工神经网络，甚至可以以与人等同或者超过人的精度进行推断。在神经网络中，主要进行神经元输出的权重之和的运算，即积和运算。
[0010]非专利文献1提出了一种使用非易失性存储元件的积和运算电路。在该积和运算电路中，各存储元件中利用在沟道形成区域中包含硅的晶体管的亚阈值区域中的工作，输
出与对应于储存在各存储元件中的乘数的数据和对应于被乘数的输入数据之乘法运算对应的电流。换言之，可以用模拟值进行计算。另外，利用各列的存储元件所输出的电流之和取得与积和运算对应的数据。因为该积和运算电路包括存储元件，所以可以不需要在乘法或加法中从外部存储器读出和写入数据。因此，可以减少起因于读出和写入等的数据传送次数，可期待降低功耗。[先行技术文献][专利文献][0011][专利文献1]日本专利申请公开第2012
‑
257187号公报[专利文献2]日本专利申请公开第2011
‑
151383号公报[非专利文献][0012][非专利文献1]X.Guo et al.，“Fast，Energy
‑
Efficient，Robust，and Reproducible Mixed
‑
Signal Neuromorphic Classifier Based on Embedded NOR Flash Memory Technology”IEDM2017，pp.151
‑
154.

技术实现思路

专利技术所要解决的技术问题
[0013]当进行利用晶体管的亚阈值区域的模拟计算时，为了确保进行该模拟计算的电路能够工作的电压范围，需要宽的亚阈值区域及大的S值。
[0014]一般而言，晶体管是以得到良好特性为目的而开发的。这里，良好特性包括可靠性高且关闭状态至开启状态陡峭变化即具有小的S值。当将缺陷及/或杂质多的半导体、绝缘膜等用于晶体管时，有可能实现特性差即S值大的晶体管，但这种晶体管通常可靠性也较差，实际上无法用于电路中。另外，具有高可靠性、良好特性和大的S值的晶体管的开发并不常见。
[0015]另外，在将硅用于活性层的晶体管中，在关闭状态下有一定程度的电流流过，所以亚阈值区域不太宽。
[0016]已知使用氧化物半导体的晶体管的泄漏电流在非导通状态下极小。这意味着该晶体管包括宽亚阈值区域。已进行了将该宽亚阈值区域应用于模拟计算的研究，但为了确保电路工作的裕度需要更大的S值。
[0017]本专利技术的一个方式的目的之一是提供一种可靠性高且S值大的晶体管。另外，本专利技术的一个方式的目的之一是提供一种利用晶体管的亚阈值区域中的工作进行计算的半导体装置。另外，本专利技术的一个方式的目的之一是提供一种该亚阈值区域宽的半导体装置。另外，本专利技术的一个方式的目的之一是提供一种新颖的晶体管或新颖的半导体装置。
[0018]注意，本专利技术的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是指将在下面的记载中描述的上述以外的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的目的。本专利技术的一个方式实现上述目的及其他目的中的至少一个目的。此外，本专利技术的一个方式不一定需要实现所有的上述目的及其他目的。解决技术问题的手段
[0019]本专利技术的一个方式是一种晶体管，包括具有沟道形成区域的氧化物半导体层、具
有隔着绝缘层与氧化物半导体层重叠的区域的栅电极以及具有隔着铁电层与氧化物半导体层重叠的区域的第一导电层，其中，铁电层包含晶体，并且，晶体具有呈现铁电性的结晶结构。
[0020]本专利技术的另一个方式是一种半导体装置，包括：包括具有沟道形成区域的第一氧化物半导体层、第一绝缘层、具有隔着第一栅极绝缘层与第一氧化物半导体层重叠的区域的第一栅电极以及具有隔着铁电层与第一氧化物半导体层重叠的区域的第一导电层的第一晶体管；以及包括具有沟道形成区域的第二氧化物半导体层、第二绝缘层、具有隔着第二栅极绝缘层与第二氧化物半导体层重叠的区域的第二栅电极以及铁电层的第二晶体管。其中，第二晶体管不包括接触于铁电层并隔着铁电层与第二氧化物半导体层重叠的导电层，铁电层包含晶体，并且，晶体具有呈现铁电性的结晶结构。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种晶体管，包括：具有沟道形成区域的氧化物半导体层；具有隔着绝缘层与所述氧化物半导体层重叠的区域的栅电极；以及具有隔着铁电层与所述氧化物半导体层重叠的区域的第一导电层，其中，所述铁电层包含晶体，并且，所述晶体具有呈现铁电性的结晶结构。2.一种半导体装置，包括：第一晶体管，包括：具有沟道形成区域的第一氧化物半导体层；第一绝缘层；具有隔着所述第一绝缘层与所述第一氧化物半导体层重叠的区域的第一栅电极；以及具有隔着铁电层与所述第一氧化物半导体层重叠的区域的第一导电层，第二晶体管，包括：具有沟道形成区域的第二氧化物半导体层；第二绝缘层；具有隔着所述第二绝缘层与所述第二氧化物半导体层重叠的区域的第二栅电极；以及所述铁电层，其中，所述第二晶体管在隔着所述铁电层与所述第二氧化物半导体层重叠的区域中不包括接触于所述铁电层的导电层，所述铁电层包含晶体，并且，所述晶体具有呈现铁电性的结晶结构。3.一种半导体装置，包括：第一晶体管；第二晶体管；第三晶体管；第四晶体管；第一电容；以及第二电容，其中，所述第一晶体管的栅极及所述第二晶体管的栅极与第一布线电连接，所述第一晶体管的源极和漏极中的一个及所述第三晶体管的源极和漏极中的一个与第二布线电连接，所述第一晶体管的源极和漏极中的另一个与所述第三晶体管的栅极电连接，所述第二晶体管的源极和漏极中的一个及所述第四晶体管的源极和漏极中的一个与第三布线电连接，所述第二晶体管的源极和漏极中的另一个与所述第四晶体管的栅极电连接，所述第三晶体管的栅极通过第一电容与所述第二布线连接，所述第四晶体管的栅极通过第二电容与所述第二布线连接...

【专利技术属性】
技术研发人员：伊藤优希，国武宽司，种村和幸，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：