低电容、低噪的像素阵列探测器及其制备方法技术

本申请属于辐射探测技术领域，具体涉及一种低电容、低噪的像素阵列探测器及其制备方法。该像素阵列探测器包含像素单元，且像素单元包含基体，该基体具备读取面与接收面，且读取面、接收面设于基体厚度方向的两端；在读取面布置有阴极电极，在接收面布置有阳极电极，且阳极电极、阴极电极中的至少一个包含中心电极、环形电极及连接电极，其中，环形电极绕中心电极周向布置，连接电极用于连接中心电极与环形电极；在读取面和/或接收面上未布置电极的区域形成有绝缘层。本申请设计的像素阵列探测器的电极面积有效减小，在不影响电场分布均匀性前提下，有利于降低像素阵列探测器的电容，并提高探测器的灵敏度。并提高探测器的灵敏度。并提高探测器的灵敏度。

【技术实现步骤摘要】
低电容、低噪的像素阵列探测器及其制备方法


[0001]本申请属于辐射探测
，具体涉及一种低电容、低噪的像素阵列探测器及其制备方法。

技术介绍

[0002]混合像素阵列探测器(HPAD)对在X射线同步辐射光源上进行的科学研究具有重大影响。广义地讲，HPAD通常为光子计数或积分型。它们之所以被称为“混合”，是因为它们的两个组成部分，半导体探测器和专用集成电路(ASIC)读出芯片是分开制造的，探测器像素通过凸点键合与读出ASIC的像素电连接。混合光子计数(HPC)像素探测器的示意图如图1所示，通过对电磁辐射中的光量子进行单独计数来测量X射线强度。顶部的传感器元件通常由掺杂的硅或碲化镉制成。它吸收X射线光子，并将其直接转化为电子
‑
空穴对。底部的读出ASIC被分割成与探测器大小相同的像素。每个像素都包含电子电路，用于放大和计数传感器层中的X射线光子感应的电信号。探测器像素的电容、前置放大器、光束整形器和比较器的电子噪声以及探测器的泄漏电流等参数对探测结果造成影响。对于传统像素探测器，收集电极通常为完整的矩形或方形结构，如图2所示，该矩形或方形结构电极几乎覆盖整个表面。电极面积大导致高电容，电容是影响探测器噪声的主要因素，较大的噪声信号会降低探测器的检测性能和系统的信噪比。

技术实现思路

[0003]本申请的技术目的是至少解决了现有收集电极由于面积大导致高电容，进而降低探测器的检测性能和系统的信噪比等技术问题。
[0004]该目的是通过以下技术方案实现的：
[0005]第一方面，本申请提供了一种低电容、低噪的像素阵列探测器，所述像素阵列探测器包含像素单元，所述像素单元包含：
[0006]基体，所述基体具备读取面与接收面，所述读取面、接收面设于所述基体厚度方向的两端，所述读取面布置有阴极电极，所述接收面布置有阳极电极，所述阳极电极、阴极电极中的至少一个包含中心电极、环形电极及连接电极，其中，所述环形电极绕中心电极周向布置，所述连接电极位于中心电极与环形电极之间且用于连接中心电极与环形电极；
[0007]在读取面和/或接收面上未布置电极的区域形成有绝缘层。
[0008]本申请设计的像素阵列探测器相较于现有矩形或方形结构电极，电极面积有效减小，在不影响电场分布均匀性前提下，有利于降低探测器阵列的电容。
[0009]在本申请的一些实施方式中，所述中心电极为圆形电极、椭圆形电极、多边形电极中的任意一种。
[0010]在本申请的一些实施方式中，所述环形电极为圆环形电极、椭圆环形电极、多边环形电极中的任意一种。
[0011]在本申请的一些实施方式中，所述多边的边数为三条以上。
[0012]在本申请的一些实施方式中，所述多边为正多边。
[0013]在本申请的一些实施方式中，所述中心电极与环形电极厚度相等。
[0014]在本申请的一些实施方式中，所述阴极电极包含第一掺杂区域及第一导电金属层，所述第一掺杂区域嵌入所述读取面中，所述第一导电金属层设于所述第一掺杂区域表面；
[0015]所述阳极电极包含第二掺杂区域与第二导电金属层，所述第二掺杂区域嵌入所述接收面中，所述第二导电金属层设于所述第二掺杂区域表面。
[0016]在本申请的一些实施方式中，所述基体为n型基体，所述第一掺杂区域为p型掺杂区域，所述第二掺杂区域为n型掺杂区域；
[0017]或，
[0018]所述基体为p型基体，所述第一掺杂区域为n型掺杂区域，所述第二掺杂区域为p型掺杂区域。
[0019]在本申请的一些实施方式中，所述基体厚度为100μm～900μm；
[0020]所述第一掺杂区域厚度为0.1μm～5.0μm，掺杂浓度为1
×
10
18
/cm2～1
×
10
20
/cm2；
[0021]所述第二掺杂区域厚度为0.1μm～5.0μm，掺杂浓度为1
×
10
18
/cm2～1
×
10
20
/cm2。
[0022]在本申请的一些实施方式中，所述第一导电金属层或第二导电金属层的材质为Al或Cu或Al
‑
Cu合金。
[0023]在本申请的一些实施方式中，所述基体的材质为半导体材料，所述半导体材料为Si、Ge、GaN、SiC、HgI2、GaAs、TiBr、CdTe、CdZnTe、CdSe、GaP、HgS、PbI2或AlSb中的一种或两种或多种。
[0024]在本申请的一些实施方式中，所述Si为超纯高阻硅、外延硅或者SOI中的任意一种。
[0025]在本申请的一些实施方式中，所述绝缘层的材质为二氧化硅，也可以是其他绝缘材料。
[0026]在本申请的一些实施方式中，所述基体为圆柱体或多边形柱体，所述多边形柱体为三棱柱体、方体或六棱柱体中的任意一种。
[0027]在本申请的一些实施方式中，像素单元组成M
×
N的探测器阵列，M、N均为正整数。
[0028]第二方面，本申请提供了一种低电容、低噪的像素探测器阵列的制备方法，所述制备方法如下：
[0029]提供基体并对其减薄、抛光处理；
[0030]在基体的读取面端和/或接收面端生长绝缘层，对绝缘层进行刻蚀形成沟槽，在沟槽中形成阴极电极和/或阳极电极，所述阳极电极、阴极电极中的至少一个包含中心电极、环形电极及连接电极，且所述环形电极绕中心电极周向布置，所述连接电极位于中心电极与环形电极之间且用于连接中心电极与环形电极。
[0031]在本申请的一些实施方式中，所述阴极电极和/或阳极电极的形成过程如下：
[0032]对绝缘层进行刻蚀形成沟槽，并在沟槽底部预留具备部分厚度的绝缘层；
[0033]对所述沟槽进行离子注入用于在读取面端表面嵌入形成第一掺杂区域和/或在接收面端表面嵌入形成第二掺杂区域；
[0034]刻蚀所述沟槽底部预留的具备部分厚度的绝缘层，并生长新绝缘层，其中，所述新
绝缘层的厚度大于预留的具备部分厚度绝缘层的厚度；
[0035]对所述新绝缘层进行光刻、显影、刻蚀用于形成贯通绝缘层的中心通孔，在中心通孔外周形成环形孔，中心通孔与环形孔之间余下部分新绝缘层；
[0036]在中心通孔、环形孔及余下部分新绝缘层表面生长导电金属用于形成第一导电金属层和/或第二导电金属层；
[0037]所述第一导电金属层与第一掺杂区域配合形成阴极电极；
[0038]所述第二导电金属层与第二掺杂区域配合形成阳极电极。
[0039]在本申请的一些实施方式中，所述方法还包括对余下部分新绝缘层表面生长的导电金属层进行刻蚀用于在阴极电极和/或阳极电极的环形电极与沟槽的槽壁间形成间隙。
[0040]本申请公开技术方案的有益效果主要体现在如下：
[0041]本申请设计的探测器中，电极相较于现有技术的矩形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低电容、低噪的像素阵列探测器，其特征在于，所述像素阵列探测器包含像素单元，所述像素单元包含：基体，所述基体具备读取面与接收面，所述读取面、接收面设于所述基体厚度方向的两端，所述读取面布置有阴极电极，所述接收面布置有阳极电极，所述阳极电极、阴极电极中的至少一个包含中心电极、环形电极及连接电极，其中，所述环形电极绕中心电极周向布置，所述连接电极位于中心电极与环形电极之间且用于连接中心电极与环形电极；在读取面和/或接收面上未布置电极的区域形成有绝缘层。2.根据权利要求1所述阵列探测器，其特征在于，所述中心电极为圆形电极、椭圆形电极、多边形电极中的任意一种；所述环形电极为圆环形电极、椭圆环形电极、多边环形电极中的任意一种；优选地，所述多边的边数为三条以上；优选地，所述多边为正多边。3.根据权利要求1～2中任一项所述阵列探测器，其特征在于，所述阴极电极包含第一掺杂区域及第一导电金属层，所述第一掺杂区域嵌入所述读取面中，所述第一导电金属层设于所述第一掺杂区域表面；所述阳极电极包含第二掺杂区域与第二导电金属层，所述第二掺杂区域嵌入所述接收面中，所述第二导电金属层设于所述第二掺杂区域表面。4.根据权利要求3所述阵列探测器，其特征在于，所述基体为n型基体，所述第一掺杂区域为p型掺杂区域，所述第二掺杂区域为n型掺杂区域；或，所述基体为p型基体，所述第一掺杂区域为n型掺杂区域，所述第二掺杂区域为p型掺杂区域。5.根据权利要求3所述阵列探测器，其特征在于，所述基体厚度为100μm～900μm；所述第一掺杂区域厚度为0.1μm～5.0μm，掺杂浓度为1
×
10
18
/cm2～1
×
10
20
/cm2；所述第二掺杂区域厚度为0.1μm～5.0μm，掺杂浓度为1
×
10
18
/cm2～1

【专利技术属性】
技术研发人员：李志华，刘曼文，成文政，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：