半导体器件及其制造方法技术

公开了一种用于形成半导体器件的方法和半导体器件。该方法包括：在SiC半导体本体的内部区和边缘区中形成具有多个沟槽的沟槽结构，使得沟槽结构从半导体本体的第一表面穿过第二半导体层延伸到第一半导体层中，并且使得沟槽结构在第二半导体层中形成多个台面区；以及至少部分地在内部区中的台面区中的每一个中形成至少一个晶体管单元。形成每个晶体管单元包括形成至少一个补偿区，形成至少一个补偿区包括经由沟槽的侧壁将第二掺杂类型的掺杂剂原子注入到内部区中的台面区中，并且在内部区中的台面区的每一个中形成至少一个补偿区包括用注入掩模至少部分地覆盖边缘区。括用注入掩模至少部分地覆盖边缘区。括用注入掩模至少部分地覆盖边缘区。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本公开总体上涉及一种半导体器件，尤其是基于碳化硅(SiC)半导体本体的半导体器件。

技术介绍

[0002]由于在高电压阻挡能力下提供低开关损耗，由碳化硅(SiC)制成的半导体器件(例如晶体管器件)在功率电子应用(例如功率转换和驱动应用)中变得越来越普遍。
[0003]然而，SiC半导体本体易于双极退化。当电子和空穴的复合发生在器件的半导体本体中的晶体缺陷处时，可能会发生双极退化。晶体缺陷可以包括例如基面位错或堆垛层错。与电子和空穴的复合相关联的能量可能会导致晶体缺陷在半导体本体中进一步扩展，从而可能出现大的缺陷区。然而，大的缺陷区可能会降低器件性能，例如增加导通电阻和增加晶体管器件中的漏电流。
[0004]SiC的主要多型体是4H
‑
SiC、6H
‑
SiC和3C
‑
SiC，其中，4H或6H多型体的SiC主要用于半导体器件的制造中。4H或6H多型体的SiC是热力学亚稳态的。基于电子和空穴的复合可能发生的晶体缺陷包括例如4H
‑
...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：在SiC半导体本体(100)的内部区(130)和边缘区(140)中形成具有多个沟槽(22)的沟槽结构(2)，使得所述沟槽结构(2)从所述半导体本体(100)的第一表面(101)穿过第二半导体层(120)延伸到第一半导体层(110)中，并且使得所述沟槽结构(2)在所述第二半导体层(120)中形成多个台面区；以及至少部分地在所述内部区(130)中的所述台面区(121)中的每一个中形成至少一个晶体管单元(1)，其中，形成每个晶体管单元(1)包括形成至少一个补偿区(17)，其中，形成所述至少一个补偿区(17)包括经由所述沟槽(22)的侧壁将第二掺杂类型的掺杂剂原子注入到所述内部区(130)中的所述台面区(121)中，以及其中，在所述内部区(121)中的所述台面区(121)中的每一个中形成至少一个补偿区(17)包括用注入掩模(301；401)至少部分地覆盖所述边缘区(140)。2.根据权利要求1所述的方法，其中，用注入掩模(301；401)至少部分地覆盖所述边缘区(140)包括用所述注入掩模完全覆盖所述边缘区(140)。3.根据权利要求1所述的方法，其中，所述注入掩模(301；401)包括多个伸长的掩模部分，其在第一方向(x)上横向延伸且在第二横向方向(y)上彼此间隔开，以及其中，所述沟槽(22)在所述第二横向方向(y)上横向延伸。4.根据权利要求3所述的方法，其中，所述伸长的掩模部分的宽度朝向所述半导体本体(100)的边缘表面(1031)而增加。5.根据前述权利要求中任一项所述的方法，还包括：在所述边缘区(140)中形成与第二掺杂类型互补的第一掺杂类型的场停止区(150)，以及形成所述沟槽(22)使得所述沟槽(22)的横向端部位于所述场停止区(150)中。6.根据前述权利要求中任一项所述的方法，其中，形成每个晶体管单元(1)还包括：形成与补偿区(17)邻近的与第二掺杂类型互补的第一掺杂类型的漂移区(11)。7.根据权利要求6所述的方法，其中，形成所述漂移区(11)包括经由相应的沟槽(22)的侧壁将第一掺杂类型的掺杂剂原子注入到相应的台面区(121)中。8.根据权利要求7所述的方法，其中，每个晶体管单元(1)的补偿区(17)和漂移区(11)被形成为使得它们在垂直于侧壁的方向上邻近。9.根据权利要求6所述的方法，其中，第二半导体层(120)具有第一掺杂类型的基本掺杂，使得台面区(121)具有第一掺杂类型的基本掺杂，以及其中，所述漂移区(11)是由相应的台面区(121)的基本掺杂部分形成的。10.根据权利要求9所述的方法，
其中，所述台面区(121)的宽度在所述边缘区(140)中比在所述内部区(130)中更窄。11.一种半导体器件，包括：SiC半导体本体(100)，其...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：