一种高电子迁移率晶体管及制备方法技术

本发明专利技术提供一种高电子迁移率晶体管及制备方法，涉及半导体技术领域，包括：在衬底上依次形成漂移层和磁性介质层；刻蚀磁性介质层，分别形成源极开口和漏极开口，在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触。在源极金属和漏极金属之间的磁性介质层上形成栅极金属，即磁性介质层位于栅极金属之下，使得磁性介质层能够受栅极金属的电压调控，产生感应电流，形成微导电通道，来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。提升HEMT器件的性能和稳定性。提升HEMT器件的性能和稳定性。

【技术实现步骤摘要】
一种高电子迁移率晶体管及制备方法
[0001]本申请是以下申请的分案申请：申请日：2021年06月29日；申请号：202110729642.5；专利技术名称“一种高电子迁移率晶体管及制备方法”。


[0002]本专利技术涉及半导体
，具体而言，涉及一种高电子迁移率晶体管及制备方法。

技术介绍

[0003]第三代半导体材料氮化镓由于具有大禁带宽度(3.4eV)、高电子饱和速率(2
×
107cm/s),高的击穿电场(1
×
1010～3
×
1010V/cm)，较高热导率,耐腐蚀和抗辐射性能，成为当前研究热点，具有广阔的应用前景。在高电子迁移率晶体管(HEMT)器件应用中，发现当HEMT源漏电压较高时，器件的输出电流大大减小；而且RF信号下器件的输出功率明显减小(RF power compression)，同时，输出功率密度和功率附加效率也会随之减小(RF dispersion)，这种电流崩塌现象引起的器件性能衰退，限制了器件性能的发挥。
[0004]现有为抑制GaN HEMT器件的电流崩塌和在RF应用中的功率压缩，一种方法是生长SiN钝化层，来改善AlGaN与钝化层界面来调控陷阱态，另一种方法是调控沟道层下缓冲层掺杂状态，用以调控关态漏电流，来实现对外延材料中外延生长的陷阱态的调控，利用制造微漏电通道的方法来调控陷阱态引起的电流降低，从而抑制电流崩塌现象。但目前此两种方法对电流崩塌的抑制效果均有限，而且对高频频散的抑制并不显著。

技术实现思路

[0005]本专利技术的目的在于，针对上述现有技术中的不足，提供一种高电子迁移率晶体管及制备方法，以改善现有对电流崩塌抑制效果不佳以及对器件高频频散的抑制效果不显著的问题。
[0006]为实现上述目的，本专利技术实施例采用的技术方案如下：
[0007]本专利技术实施例的一方面，提供一种高电子迁移率晶体管制备方法，方法包括：在衬底上依次形成漂移层和磁性介质层；刻蚀磁性介质层，分别形成源极开口和漏极开口；在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触；在源极金属和漏极金属之间的磁性介质层上形成栅极金属。
[0008]可选的，刻蚀磁性介质层，分别形成源极开口和漏极开口包括：在磁性介质层上形成钝化层；依次刻蚀钝化层和磁性介质层以形成源极开口和漏极开口。
[0009]可选的，在刻蚀磁性介质层，分别形成源极开口和漏极开口之后，方法还包括：在磁性介质层上形成覆盖磁性介质层、源极开口和漏极开口的钝化层；刻蚀钝化层，分别形成位于源极开口内的第一开口和位于漏极开口内的第二开口，第一开口在衬底上的正投影面积小于源极开口在衬底上的正投影面积，第二开口在衬底上的正投影面积小于漏极开口在
衬底上的正投影面积。
[0010]可选的，在源极金属和漏极金属之间的磁性介质层上形成栅极金属包括：刻蚀钝化层且终止于磁性介质层，以在钝化层上形成栅极槽；在栅极槽内的磁性介质层上蒸镀金属形成栅极金属。
[0011]可选的，在衬底上依次形成漂移层和磁性介质层包括：在衬底上沉积漂移层；通过台面隔离工艺或绝缘离子注入工艺在漂移层上界定出有源区和无源区；在漂移层的有源区沉积磁性介质层。
[0012]可选的，磁性介质层厚度为10nm至100nm。
[0013]可选的，漂移层包括沟道层、势垒层。
[0014]可选的，磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。
[0015]本专利技术实施例的另一方面，提供一种高电子迁移率晶体管，包括：衬底；设置在衬底上的漂移层；设置在漂移层上的磁性介质层，磁性介质层包括源极开口和漏极开口；设置在源极开口和漏极开口内的源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触；设置在源极金属和漏极金属之间的磁性介质层上的栅极金属。
[0016]本专利技术的有益效果包括：
[0017]本专利技术提供了一种高电子迁移率晶体管及制备方法，包括：在衬底上依次形成漂移层和磁性介质层；刻蚀磁性介质层，分别形成源极开口和漏极开口，在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触。在源极金属和漏极金属之间的磁性介质层上形成栅极金属，使得磁性介质层能够受栅极金属的电压调控，产生感应电流，形成微导电通道，来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。
附图说明
[0018]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0019]图1为本专利技术实施例提供的一种高电子迁移率晶体管制备方法的流程示意图；
[0020]图2为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之一；
[0021]图3为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之二；
[0022]图4为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之三；
[0023]图5为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之四；
[0024]图6为本专利技术实施例提供的一种高电子迁移率晶体管的结构示意图之一；
[0025]图7为本专利技术实施例提供的一种高电子迁移率晶体管的结构示意图之二。
[0026]图标：100
‑
衬底；210
‑
缓冲层；220
‑
沟道层；230
‑
插入层；240
‑
势垒层；310
‑
磁性介质层；410
‑
钝化层；500
‑
无源区；610
‑
源极金属；620
‑
漏极金属；630
‑
栅极金属。
具体实施方式
[0027]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例可以以各种不同的配置来布置和设计。
[0028]因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。需要说明的是，在不冲突的情况下，本专利技术的实施例中的各个特征可以相互结合，结合后的实施例依然在本专利技术的保护范围内。
[0029]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包括：衬底；设置在所述衬底上的漂移层；设置在所述漂移层上的磁性介质层；源极金属和漏极金属分别与所述漂移层欧姆接触，所述磁性介质层分别与所述源极金属和所述漏极金属间隔设置；设置在所述源极金属和所述漏极金属之间的磁性介质层上的栅极金属，所述磁性介质层分别与所述漂移层和所述栅极金属接触，所述磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。2.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述磁性介质层厚度为10nm至100nm。3.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述漂移层包括沟道层和势垒层。4.如权利要求1所述的高电子迁移率晶体管，其特征在于，在所述磁性介质层与所述源极金属之间以及在所述磁性介质层和所述漏极金属之间设置钝化层。5.如权利要求1所述的高电子迁移率晶体管，其特征在于，在所述漂移层上界定有有源区和无源区，所述无源区位于所述有源区的外围，所述磁性介质层、所述源极金属、所述漏极金属和所述栅极金属均位于所述有源区。6.一种高电子迁移率晶体管制备方法，其特征在于，所述方法包括：在衬底上依次形成漂移层和磁性介质层；刻蚀所述磁性介质层，分别形成源极开口和漏极开口；在所述源极开口和所述漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，所述源极金属和所述漏极金属分别与所述漂移层欧姆接触，且所述磁性介质层分别与所述源极金属和所述漏极金属间隔设置；在所述源极金属和所述漏极金属之间的磁性介质层上形成栅极金属...

【专利技术属性】
技术研发人员：林科闯，请求不公布姓名，孙希国，蔡仙清，卢益锋，谷鹏，张辉，王哲力，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：