一种基于高K界面层的高性能和高可靠性FeFET器件制造技术

本发明专利技术公开了一种基于高K界面层的高性能和高可靠性FeFET器件，其针对铪锆氧(HZO)基铁电场效应晶体管提出一种将SiO2绝缘界面层替换成更高介电常数K的绝缘材料如SiON、HfON、ZrO2等的技术方案，以高K材料作为绝缘界面层的FeFET中，高K界面层的存在提高了铁电层的分压，提升了铁电层的剩余极化强度，增大了FeFET的记忆窗口和一定读取电压下的高低电流比，降低了绝缘界面层自身承担的电场强度，减小了绝缘界面层被击穿导致器件损坏的概率，提高了器件的耐久性。件的耐久性。件的耐久性。

【技术实现步骤摘要】
一种基于高K界面层的高性能和高可靠性FeFET器件


[0001]本专利技术属于微纳电子
，具体涉及一种基于高K界面层的高性能和高可靠性FeFET器件。

技术介绍

[0002]随着现代集成电路工艺技术按照摩尔定律快速发展，人们对逻辑与存储器件的需求越来越高；为了满足当今数字化时代对于存储器件的需求，许多研究将重点放在非易失性存储器件上，非易失性存储器(Non
‑
Volatile Memory，NVM)是指在关闭电源后仍能储存信息且不易丢失的电路器件。由于铁电材料被发现具有储存极化状态的性质，可被用于制作非易失性存储器，基于铁电材料的铁电场效应晶体管(FeFET)通过在栅极施加电压的不同调制铁电层的极化强度，实现对晶体管沟道电导的调控，影响FeFET在不同极化状态时的阈值电压。以N型FeFET为例，在栅极施加一个正向电压，铁电层的极化方向向下，沟道感应负电荷，FeFET呈现导通状态，此时FeFET阈值电压较小；在栅极施加一个负向电压，铁电层的极化方向向上，沟道感应正电荷，FeFET呈现截止状态，此时FeFET阈值电压较大；铁电层的两种极化状态通过对FeFET导通和截止的调控完成对“0”和“1”两种状态的信息存储。
[0003]与传统的铁电材料如钙钛矿不同的是，采用特殊工艺掺杂锆(Zr)的氧化铪(HfO2)材料与Si基CMOS工艺具有良好的兼容性，并且铪锆氧(HZO)基FeFET由于存储速度快，漏电流低、功耗小等优点备受关注，HZO基FeFET被认为是现代最具潜力的存储器件之一。在经典的金属
‑
铁电
‑
绝缘体
‑
硅(MFIS)栅极结构的FeFET中，绝缘界面层通常采用SiO2，这种FeFET在加压工作时，由于SiO2绝缘界面层介电常数较小，其上分压较大，相应地FeFET中的铁电层分压较小，导致FeFET的器件性能如记忆窗口(Memory Window，MW)的大小受限；在FeFET多次存储与读写操作过程中，SiO2作为绝缘界面层容易被击穿且加速FeFET的整体性能退化从而影响器件的稳定性。因此，如何提高FeFET的器件特性和可靠性成为一个亟需解决的重要问题。
[0004]公开号为CN114141880A的中国专利申请提出了一种基于反铁电栅介质与氧化物半导体沟道的FeFET，通过将传统的铁电层和Si沟道分别换成反铁电栅介质和氧化物半导体沟道的方法以改善沟道与介质层之间的界面态，从而提高FeFET的耐久特性。但是，该FeFET中反铁电体栅介质的应用需要配合适当功函数的金属性电极材料与沟道之间形成内建电场，工艺过程繁琐且需要根据实际情况修改，不具有普适性，且氧化物半导体沟道的载流子迁移率远不及Si沟道，该方案难以产业化。
[0005]文献[K.Ni et al.Critical Role of Interlayer in Hf0.5Zr0.5O2 Ferroelectric FET Nonvolatile Memory Performance.IEEE Transactions on Electron Devices 6,2461
‑
2469(2018)]研究了界面层对于FeFET的重要作用，并且提出了用La2O3等材料替换SiO2界面层以提高FeFET记忆窗口的方案。然而，该研究基于的FeFET模型未经实际器件校对，准确性难以保证；且La2O3材料的性质不稳定，容易与空气中的水和二氧化碳发生反应，与CMOS工艺不兼容，该方案实际上难以实现。

技术实现思路

[0006]鉴于上述，本专利技术提出了一种基于高K界面层的高性能和高可靠性FeFET器件，能够使FeFET达到更好的耐压特性、更大的记忆窗口以及更高的高低电流比值。
[0007]一种基于高K界面层的高性能和高可靠性FeFET器件，包括硅衬底、源极以及漏极；在单个器件区域的硅衬底上源极和漏极位于左右两侧，中间为沟道，沟道上设有绝缘界面层，绝缘界面层上设有HZO铁电层，HZO铁电层上设有栅极金属，源极和漏极上分别设有源极金属和漏极金属。
[0008]进一步地，所述绝缘界面层采用高介电常数K材料；出于对工艺可实现的考虑，SiON、HfON、ZrO2等高K氧化物是半导体器件工业界常见绝缘层的材料，且具有良好的CMOS兼容性。
[0009]进一步地，所述绝缘界面层的厚度为1～5纳米，所述HZO铁电层的厚度为5～10纳米。
[0010]进一步地，所述栅极金属、源极金属和漏极金属采用包括铂、锡、钨在内的常见金属。
[0011]进一步地，所述绝缘界面层与传统SiO2界面层的物理厚度相同或是EOT(Equivalent Oxide Thickness，等价氧化层厚度)相等。
[0012]进一步地，所述HZO铁电层为采用Hf
x
Zr
y
O2材料构成的薄膜层，y＝1
‑
x，x取值范围为0.3～0.7。
[0013]进一步地，所述HZO铁电层具有铁电性质，即其具有极化强度P随施加电场E之间变化的回滞曲线。
[0014]进一步地，上述采用高介电常数K材料的绝缘界面层可通过化学气相沉积法、等离子增强气相沉积法、原子层沉积法等方法制得。
[0015]进一步地，所述HZO铁电层可通过原子层沉积法制得。
[0016]进一步地，上述FeFET以N型器件为例，将其源极接地，在漏极施加正电压V
D
，在栅极施加一个正向脉冲电压作为“编程”操作，再施加从
‑
V
R
到+V
R
的扫描电压；在栅极施加一个负向脉冲电压作为“擦除”操作，再施加从
‑
V
R
到+V
R
的扫描电压，得到两条I
D
‑
V
G
曲线。设置一个阈值电流I
T
，得到漏极电流在该阈值电流I
T
下，对应两条I
D
‑
V
G
曲线的电压值，这两个电压的差值即为该器件在这种扫描方式下的电压记忆窗口MW，进而得到电压记忆窗口MW和绝缘界面层中的电场强度EIL随栅极电压的变化关系。
[0017]进一步地，在栅极施加一个读取电压V
Read
，得到该器件的高低电流比值I
Read1
/I
Read0
。
[0018]进一步地，本专利技术对FeFET器件性能的提升效果可通过商用Sentaurus TCAD证明。
[0019]传统的金属
‑
铁电
‑
绝缘体
‑
硅(MFIS)栅极结构的FeFET的绝缘界面层采用SiO2材料，该材料由于介电常数较小导致自身容易被击穿以及FeFET的器件性能受限；本专利技术针对铪锆氧(HZO)基铁电场效应晶体管(FeFET)提出一种将SiO2绝缘界面层替换成更高介电常本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于高K界面层的高性能和高可靠性FeFET器件，包括硅衬底、源极以及漏极；其特征在于：在单个器件区域的硅衬底上源极和漏极位于左右两侧，中间为沟道，沟道上设有绝缘界面层，绝缘界面层上设有HZO铁电层，HZO铁电层上设有栅极金属，源极和漏极上分别设有源极金属和漏极金属。2.根据权利要求1所述的FeFET器件，其特征在于：所述绝缘界面层采用包括SiON、HfON、ZrO2等在内的高介电常数K材料。3.根据权利要求1所述的FeFET器件，其特征在于：所述绝缘界面层的厚度为1～5纳米，所述HZO铁电层的厚度为5～10纳米。4.根据权利要求1所述的FeFET器件，其特征在于：所述栅极金属、源极金属和漏极金属采用包括铂、锡、钨在内的常见金属。5.根据权利要求1所述的FeFET器件，其特征...

【专利技术属性】
技术研发人员：程然，曾亿琴，金成吉，陈冰，彭悦，韩根全，
申请(专利权)人：之江实验室，
类型：发明
国别省市：