一种SRAM灵敏放大器抗翻转冗余结构制造技术

本发明专利技术公开一种SRAM灵敏放大器抗翻转冗余结构，属于集成电路领域，包括两个结构一样的灵敏放大器和一个数字状态机。每个灵敏放大器分别包括一个主体放大结构和一个冗余电路；主体放大结构实现差分信号的比较并将差分信号放大，冗余电路与主体放大结构相连接；数字状态机用以判断灵敏放大器的工作状态，并输出控制信号控制两个冗余电路是否介入，实现将差分信号进行反向或同向的放大。本发明专利技术在原有的SA电路基础上增加一个附属结构，利用判断机制，确认SA在初始模式下是否发生反转，如果发生反转，则采用冗余结构，将SA输出数据进行再次反转，最终将进行两次反转后，实现本级SA的输出结果正常，并且并不影响其他SA的工作状态。态。态。

【技术实现步骤摘要】
一种SRAM灵敏放大器抗翻转冗余结构


[0001]本专利技术涉及集成电路
，特别涉及一种SRAM灵敏放大器抗翻转冗余结构。

技术介绍

[0002]在SRAM(Static Random
‑
Access Memory，静态随机存取存储器)中，对于存储阵列读取时，存储阵列的信息要经过两级(典型)放大(摆幅增加)后，实现数据的取出，实现最终的高低电平的输出；并通过输出的高低电平驱动ODT的推挽结构，实现端口的数据输出(高或低电平)。
[0003]在两级数据放大过程中，要用到SA(Sensitive Amplifier，灵敏放大器)将6T单元输出的差分数据进行比较；在此过程中，两级SA的第一级有可能因为6T单元的输入原因，导致和实际设计的逻辑发生反转，从而导致SA输出数据和逻辑值发生反转，导致取出数据异常。

技术实现思路

[0004]本专利技术的目的在于提供一种SRAM灵敏放大器抗翻转冗余结构，以解决现有技术中SA部分发生反转的问题。
[0005]为解决上述技术问题，本专利技术提供了一种SRAM灵敏放大器抗翻转冗余结构，包括：
[0006]两个结构一样的灵敏放大器，每个灵敏放大器分别包括一个主体放大结构和一个冗余电路；主体放大结构实现差分信号的比较并将差分信号放大，冗余电路与主体放大结构相连接；
[0007]一个数字状态机，用以判断灵敏放大器的工作状态，并输出控制信号控制两个冗余电路是否介入，实现将差分信号进行反向或同向的放大。
[0008]在一种实施方式中，所述灵敏放大器包括PMOS管MP1～MP2、NMOS管MN1～MN9；
[0009]PMOS管MP1和MP2的栅极均接低电平GS，源极均接高电平VS，漏极分别连接NMOS管MN5和MN6的漏极，PMOS管MP1和MP2的漏极分别连接PMOS管MP3的源极和漏极；NMOS管MN5和MN6的栅极分别连接输入正端IP和输入负端IN，源极分别连接NMOS管MN3和MN4的漏极；NMOS管MN5和MN6的源极分别连接PMOS管MP4的源极和漏极；PMOS管MP3的栅极接信号Equal，PMOS管MP4的栅极接信号AMP_Start；
[0010]NMOS管MN3的漏极同时接NMOS管MN1的漏极、NMOS管MN4的栅极；NMOS管MN4的漏极同时接NMOS管MN2的漏极、NMOS管MN3的栅极；NMOS管MN3和MN4的源极同时接NMOS管MN8的漏极；
[0011]NMOS管MN1的栅极接自身漏极，源极接NMOS管MN7的漏极；NMOS管MN2的栅极接自身漏极，源极接NMOS管MN9的漏极；NMOS管MN7和MN9的栅极均接信号Re.Ctrl，NMOS管MN8的栅极接信号AMP_Start；NMOS管MN7～MN9的源极均接低电平GS。
[0012]在一种实施方式中，所述数字状态机包括比较器Comp1～Comp2、选择器MUX1～MUX3、与门AND1～AND2、非门NOT1～NOT7、与非门NAND1～NAND3、NMOS管MN31～MN32和D触发
器；
[0013]比较器Comp1的两个输入端分别连接第一级灵敏放大器的输出端，比较器Comp1的输出端和信号VH均接选择器MUX1的输入端，选择器MUX1的输出端接与非门NAND1的一个输入端；NMOS管MN31的漏极接非门NOT1的输入端，栅极接非门NOT1的输出端，源极接低电平；非门NOT1的输出端接与非门NAND1的另一个输入端；与非门NAND1的输出端同时接非门NOT4的输入端、非门NOT2的输出端、非门NOT3的输入端、与非门NAND3的一个输入端、D触发器的D端，非门NOT4的输出端同时接D触发器的CP端和RST端；
[0014]第二级灵敏放大器的两个输入端分别连接第一级灵敏放大器的输出端，第二级灵敏放大器的输出端接比较器Comp2的输入端；比较器Comp2的输出端和信号VH均接选择器MUX2的输入端，选择器MUX2的输出端接与非门NAND2的第一个输入端；与门AND1的两个输入端接N1节点和N3节点，与门AND1的输出端和信号VH均接选择器MUX3的输入端，选择器MUX3的输出端接与非门NAND2的第二个输入端，与非门NAND2的第三个输入端接N4节点；
[0015]与非门NAND2的输出端、与非门NAND3的另一个输入端、非门NOT5的输出端、非门NOT6的输入端同时接N2节点，非门NOT6的输出端接非门NOT5的输入端；与非门NAND3的输出端接与门AND2的一个输入端；NMOS管MN32的漏极接非门NOT7的输入端，栅极接非门NOT7的输出端，源极接低电平；非门NOT7的输出端接与门AND2的另一个输入端。
[0016]在本专利技术提供的一种SRAM灵敏放大器抗翻转冗余结构中，包括两个结构一样的灵敏放大器和一个数字状态机。每个灵敏放大器分别包括一个主体放大结构和一个冗余电路；主体放大结构实现差分信号的比较并将差分信号放大，冗余电路与主体放大结构相连接；数字状态机用以判断灵敏放大器的工作状态，并输出控制信号控制两个冗余电路是否介入，实现将差分信号进行反向或同向的放大。本专利技术采用两种模式进行工作，第一种模式工作在同向模式，也就是差分输入和差分输出成正比；第二种模式工作在反相模式，也就是差分输入和差分输出方向成反比。通过数字状态判断机进行两种模式的切换，可以在电路初始状态下进行SA的初始化，也可以通过额外的寄存器进行动态的SA模式判断，来进行SA部分的反转优化，最终实现存储器阵列在读取通路上的功能正常。
附图说明
[0017]图1是冗余SA电路的结构示意图。
[0018]图2是第一级灵敏放大器的结构示意图。
[0019]图3是第二级灵敏放大器的结构示意图。
[0020]图4是数字状态机的结构示意图。
具体实施方式
[0021]以下结合附图和具体实施例对本专利技术提出的一种SRAM灵敏放大器抗翻转冗余结构作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0022]本专利技术提供一种SRAM灵敏放大器抗翻转冗余结构，包括两个灵敏放大器和一个数字状态机。每个灵敏放大器分别包括一个主体放大结构和一个冗余电路；主体放大结构实
现差分信号的比较并将差分信号放大，冗余电路与主体放大结构相连接；数字状态机用以判断灵敏放大器的工作状态，并输出控制信号控制两个冗余电路是否介入，实现将差分信号进行反向或同向的放大。
[0023]灵敏放大器的结构如图1所示，包括PMOS管MP1～MP2、NMOS管MN1～MN9；PMOS管MP1和MP2的栅极均接低电平GS，源极均接高电平VS，漏极分别连接NMOS管MN5和MN6的漏极，PMOS管MP1和MP2的漏极分别连接PMOS管MP3的源极和漏极，或分别连接PMOS管MP3的漏极和源极；NMOS管MN5和MN本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SRAM灵敏放大器抗翻转冗余结构，其特征在于，包括：两个结构一样的灵敏放大器，每个灵敏放大器分别包括一个主体放大结构和一个冗余电路；主体放大结构实现差分信号的比较并将差分信号放大，冗余电路与主体放大结构相连接；一个数字状态机，用以判断灵敏放大器的工作状态，并输出控制信号控制两个冗余电路是否介入，实现将差分信号进行反向或同向的放大。2.如权利要求1所述的SRAM灵敏放大器抗翻转冗余结构，其特征在于，所述灵敏放大器包括PMOS管MP1～MP2、NMOS管MN1～MN9；PMOS管MP1和MP2的栅极均接低电平GS，源极均接高电平VS，漏极分别连接NMOS管MN5和MN6的漏极，PMOS管MP1和MP2的漏极分别连接PMOS管MP3的源极和漏极；NMOS管MN5和MN6的栅极分别连接输入正端IP和输入负端IN，源极分别连接NMOS管MN3和MN4的漏极；NMOS管MN5和MN6的源极分别连接PMOS管MP4的源极和漏极；PMOS管MP3的栅极接信号Equal，PMOS管MP4的栅极接信号AMP_Start；NMOS管MN3的漏极同时接NMOS管MN1的漏极、NMOS管MN4的栅极；NMOS管MN4的漏极同时接NMOS管MN2的漏极、NMOS管MN3的栅极；NMOS管MN3和MN4的源极同时接NMOS管MN8的漏极；NMOS管MN1的栅极接自身漏极，源极接NMOS管MN7的漏极；NMOS管MN2的栅极接自身漏极，源极接NMOS管MN9的漏极；NMOS管MN7和MN9的栅极均接信号Re.Ctrl，NMOS管MN8的栅极接信号AMP_Start；NMOS管MN7～MN9的源极均接低电平GS。3.如权利要求2所述的SRAM灵敏放大器抗翻转冗余结构，其特征在于，所述数字状态机包...

【专利技术属性】
技术研发人员：徐映嵩，吴晨烨，陈灿灿，宋晓亮，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：