一种铪基铁电场效应晶体管实现的冯诺依曼架构制造技术

本发明专利技术提供一种铪基铁电场效应晶体管实现的冯诺依曼架构，包括：中央处理器和存储器；存储器包括：主存储器和存储级内存；存储级内存与主存储器通信连接，主存储器与中央处理器通信连接；存储级内存包含有多个第一晶体管，主存储器包含有多个第二晶体管，第一晶体管用于实现存储级内存的存储功能，第二晶体管用于实现主存储器的存储功能；第一晶体管和第二晶体管均为氧化铪基铁电场效应晶体管。本发明专利技术能够解决冯诺依曼架构中的存储墙问题。够解决冯诺依曼架构中的存储墙问题。够解决冯诺依曼架构中的存储墙问题。

【技术实现步骤摘要】
一种铪基铁电场效应晶体管实现的冯诺依曼架构


[0001]本专利技术涉及存储器
，尤其涉及一种铪基铁电场效应晶体管实现的冯诺依曼架构。

技术介绍

[0002]冯诺依曼架构是现代计算机的基础，冯诺依曼架构基于三条主要思想而设立，且其主要特点在于实现存储和计算分离。其中，第一主要思想为计算机硬件分为五个基本组成部分，包括：运算器、控制器、存储器、输入设备和输出设备；第二主要思想为计算机内部的指令和数据都利用二进制编码；第三主要思想为编好的程序送入存储器中能自动逐条取出指令和执行指令。
[0003]但是由于冯诺依曼架构集中、顺序的控制特点，其在控制过程中需要多步调用，且其内部的SSD、DRAM和Cache三种存储器在速度和体积上有很大的差异，所以形成了严重的存储墙问题，如此成为了阻碍冯诺依曼架构进一步微缩的重要因素。
[0004]因此，如何解决冯诺依曼架构中的存储墙问题，以实现冯诺依曼架构进一步微缩，成为亟需解决的难题。

技术实现思路

[0005]为解决上述问题，本专利技术提供的一种铪基铁电场效应晶体管实现的冯诺依曼架构，通过将氧化铪基铁电场效应晶体管设置为主存储器和存储级内存的存储元，解决了冯诺依曼架构中主存储器和存储级内存之间存储墙的问题，并可实现冯诺依曼架构进一步的微缩。
[0006]本专利技术提供一种铪基铁电场效应晶体管实现的冯诺依曼架构，包括：中央处理器和存储器；
[0007]存储器包括：主存储器和存储级内存；
[0008]存储级内存与主存储器通信连接，主存储器与中央处理器通信连接；
[0009]存储级内存包含有多个第一晶体管，主存储器包含有多个第二晶体管，第一晶体管用于实现存储级内存的存储功能，第二晶体管用于实现主存储器的存储功能；
[0010]第一晶体管和第二晶体管均为氧化铪基铁电场效应晶体管。
[0011]可选地，中央处理器包括：缓存器；
[0012]缓存器与主存储器通信连接；
[0013]缓存器包含有多个第三晶体管，第三晶体管用于实现缓存器的存储功能，第三晶体管为氧化铪基铁电场效应晶体管。
[0014]可选地，存储级内存还包含有至少一条第一源极线、多条第一字线和多条第一位线；
[0015]每条第一字线分别与多个第一晶体管电连接，每条第一字线上的第一晶体管与相邻的第一字线上的一第一晶体管串联，每一组串联的第一晶体管的首尾两端分别与第一源
极线和一条第一位线电连接；
[0016]或，每条所述第一字线分别与多个所述第一晶体管电连接，每条所述第一字线上的所述第一晶体管分别与相邻的所述第一字线上的一所述第一晶体管共接一条所述第一位线，共接所述第一位线的所述第一晶体管共接一条所述第一源极线。
[0017]可选地，主存储器还包含至少一条第二源极线、有多条第二字线和多条第二位线；
[0018]每条所述第二字线分别与多个所述第二晶体管电连接，每条所述第二字线上的所述第二晶体管与相邻的所述第二字线上的一所述第二晶体管串联，每一组串联的第二晶体管的首尾两端分别与所述第二源极线和一条所述第二位线电连接；
[0019]或，每条第二字线分别与多个第二晶体管电连接，每条第二字线上的第二晶体管分别与相邻的第二字线上的一第二晶体管共接一条第二位线，共接所述第二位线的所述第二晶体管共接一条所述第二源极线。
[0020]可选地，主存储器和存储级内存集成在同一芯片上。
[0021]可选地，缓存器还包含有至少一条第三源极线、多条第三字线和多条第三位线；
[0022]每条所述第三字线分别与多个所述第三晶体管电连接，每条所述第三字线上的所述第三晶体管与相邻的所述第三字线上的一所述第三晶体管串联，每一组串联的第三晶体管的首尾两端分别与所述第三源极线和一条所述第三位线电连接；
[0023]或，每条第三字线分别与多个第三晶体管电连接，每条第三字线上的第三晶体管分别与相邻的第三字线上的一第三晶体管共接一条第三位线，共接所述第三位线的所述第三晶体管共接一条所述第三源极线。
[0024]可选地，缓存器、主存储器和存储级内存集成在同一芯片上。
[0025]可选地，氧化铪基铁电场效应晶体管的铁电层材料包括：HfO2、HZO、HfSiO、HfAlO和HfLaO中的至少一种。
[0026]可选地，氧化铪基铁电场效应晶体管的沟道材料包括：Si、IWO和IGZO中的至少一种。
[0027]可选地，氧化铪基铁电场效应晶体管的衬底包括：Si衬底或FDSOI衬底。
[0028]本专利技术实施例提供的一种铪基铁电场效应晶体管实现的冯诺依曼架构，通过将氧化铪基铁电场效应晶体管设置为主存储器和存储级内存的存储元，氧化铪基铁电场效应晶体管通过电场诱导铁电铪基氧化物极化方向发生改变，产生高低阈值电压态，实现了二进制信息的存储，并具有功耗低、读写速度快、可进行非破坏读取、微缩性好以及与CMOS工艺兼容等优点，从而解决了冯诺依曼架构中主存储器和存储级内存之间存储墙的问题，并可实现冯诺依曼架构进一步的微缩。
附图说明
[0029]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1为本申请一实施例的冯诺依曼架构的示意性结构图；
[0031]图2为本申请一实施例的存储级内存的示意性电路图；
[0032]图3为本申请一实施例的主存储器的示意性电路图；
[0033]图4为本申请一实施例的冯诺依曼架构的示意性结构图；
[0034]图5为本申请一实施例的缓存器的示意性电路图。
[0035]1、中央处理器；11、缓存器；2、存储器；21、主存储器；22、存储级内存。
具体实施方式
[0036]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
[0037]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
[0038]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在..本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种铪基铁电场效应晶体管实现的冯诺依曼架构，其特征在于，包括：中央处理器和存储器；所述存储器包括：主存储器和存储级内存；所述存储级内存与所述主存储器通信连接，所述主存储器与所述中央处理器通信连接；所述存储级内存包含有多个第一晶体管，所述主存储器包含有多个第二晶体管，所述第一晶体管用于实现所述存储级内存的存储功能，所述第二晶体管用于实现所述主存储器的存储功能；所述第一晶体管和所述第二晶体管均为氧化铪基铁电场效应晶体管。2.根据权利要求1所述的冯诺依曼架构，其特征在于，所述中央处理器包括：缓存器；所述缓存器与所述主存储器通信连接；所述缓存器包含有多个第三晶体管，所述第三晶体管用于实现所述缓存器的存储功能，所述第三晶体管为氧化铪基铁电场效应晶体管。3.根据权利要求1所述的冯诺依曼架构，其特征在于，所述存储级内存还包含有至少一条第一源极线、多条第一字线和多条第一位线；每条所述第一字线分别与多个所述第一晶体管电连接，每条所述第一字线上的所述第一晶体管与相邻的所述第一字线上的一所述第一晶体管串联，每一组串联的第一晶体管的首尾两端分别与所述第一源极线和一条所述第一位线电连接；或，每条所述第一字线分别与多个所述第一晶体管电连接，每条所述第一字线上的所述第一晶体管分别与相邻的所述第一字线上的一所述第一晶体管共接一条所述第一位线，共接所述第一位线的所述第一晶体管共接一条所述第一源极线。4.根据权利要求1所述的冯诺依曼架构，其特征在于，所述主存储器还包含有至少一条第二源极线、多条第二字线和多条第二位线；每条所述第二字线分别与多个所述第二晶体管电连接，每条所述第二字线上的所述第二晶体管与相邻的所述第二字线上的一所述第二晶体管串联，每一组串联的第二晶体管的首...

【专利技术属性】
技术研发人员：王晓磊，丁雅静，张骥，胡涛，柴俊帅，徐昊，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：