成像元件、成像设备和制造成像元件的方法技术

本发明专利技术防止入射光泄漏到成像元件的电荷保持单元。像素包括部署在半导体基板的光接收面上的光电转换单元、部署在与半导体基板的光接收面的一侧不同的一侧上的电荷保持单元以及将电荷转移到电荷保持单元的电荷转移单元，并且被配置为在光接收面视图中具有矩形形状。电荷保持单元遮光膜被配置为在光接收面视图中具有带状，其与包括作为矩形的侧之一的第一侧在内的三个侧相邻并与该第一侧平行、在光接收面视图中与包括电荷转移单元的半导体区域相邻，并且部署在光电转换单元和电荷保持单元之间的像素中以遮蔽入射光。电荷转移单元遮光膜被配置为在光接收面视图中具有带状，其与包括作为面向第一侧的一侧的第二侧在内的三个侧相邻并与该第二侧平行，并且被配置为具有部署在光电转换单元和电荷转移单元之间的像素中的形状以遮蔽入射光并且在光接收面视图中具有与电荷保持单元遮光膜的端部重叠的端部。具有与电荷保持单元遮光膜的端部重叠的端部。具有与电荷保持单元遮光膜的端部重叠的端部。

【技术实现步骤摘要】
【国外来华专利技术】成像元件、成像设备和制造成像元件的方法


[0001]本公开涉及成像元件、成像设备和制造成像元件的方法。

技术介绍

[0002]同时曝光所有像素的全局快门型成像元件被用作其中部署有多个像素的成像元件。在这种全局快门系统中，在所有像素同时曝光之后，从每行顺序地读取由像素生成的图像信号。由于在图像信号的曝光与读取之间出现时间差，因此为每个像素部署电荷保持单元，该电荷保持单元保持在曝光时段中由入射光的光电转换生成的电荷。由于电荷在电荷保持单元中被保持相对长的时段，因此有必要防止入射光进入。这是因为在电荷保持单元中通过入射光的光电转换生成电荷，并且噪声混入图像信号中。通过在用入射光照射的光电转换单元和电荷保持单元之间部署有遮光单元以将它们分开，可以防止入射光进入电荷保持单元。
[0003]另一方面，为了应对伴随着成像元件的高分辨率的像素尺寸的小型化，已经提出了包括其中在半导体基板的厚度方向上光电转换单元和电荷保持单元部署在重叠位置处的像素的成像元件。在这种成像元件中，部署有在半导体基板的厚度方向上转移电荷的电荷转移单元，并且由光电转换单元生成的电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种成像元件，包括：像素，其包括部署在半导体基板的光接收面一侧并且对入射光执行光电转换的光电转换单元、部署在所述半导体基板的与所述光接收面不同的一侧并保持由所述光电转换生成的电荷的电荷保持单元、以及将所生成的电荷转移到所述电荷保持单元的电荷转移单元，该像素被配置为在光接收面视图中具有矩形形状；电荷保持单元遮光膜，被配置为在光接收面视图中具有与包括作为所述矩形的各边中的一个的第一边在内的三个边相邻并与所述第一边平行的带状，在光接收面视图中与包括所述电荷转移单元的半导体区域相邻，并且部署在所述光电转换单元和所述电荷保持单元之间的所述像素中以遮蔽入射光；以及电荷转移单元遮光膜，被配置为在光接收面视图中具有与包括作为与所述第一边相对的边的第二边在内的三个边相邻并与所述第二边平行的带状，并且被配置为部署在所述光电转换单元和所述电荷转移单元之间的所述像素中以遮蔽入射光并且具有包括在光接收面视图中与所述电荷保持单元遮光膜的端部重叠的端部的形状。2.根据权利要求1所述的成像元件，其中所述半导体基板具有与厚度方向正交的平面方向(111)的面，与该面相对的面构成所述光接收面，所述电荷保持单元遮光膜包括部署在电荷保持单元相邻间隙中的遮光构件，该间隙是通过沿晶体取向<110>的方向蚀刻所述半导体基板而形成的间隙，以及所述电荷转移单元遮光膜包括部署在电荷转移单元相邻间隙中的遮光构件，该间隙是通过沿晶体取向<110>的方向蚀刻所述半导体基板而形成的间隙。3.根据权利要求2所述的成像元件，还包括：第一电荷保持单元相邻凹槽，其是部署在所述像素的边界处的与所述第一边相邻的各边中的一个边上、被配置为与晶体取向<112>平行、并且被配置为具有从所述第一边到达所述电荷保持单元遮光膜的端部附近的长度的凹槽；以及第一电荷转移单元相邻凹槽，其是部署在所述像素的边界处的与其上部署有所述第一电荷保持单元相邻凹槽的边面对的边上、被配置为与晶体取向<112>平行、并且被配置为具有从所述第二边到达所述电荷转移单元遮光膜的端部附近的长度的凹槽，其中所述电荷保持单元相邻间隙是通过沿晶体取向<110>的方向蚀刻所述第一电荷保持单元相邻凹槽的底部附近的所述半导体基板而形成的，以及所述电荷转移单元相邻间隙是通过沿晶体取向<110>的方向蚀刻所述第一电荷转移单元相邻凹槽的底部附近的所述半导体基板而形成的。4.根据权利要求3所述的成像元件，还包括：第一电荷保持单元相邻遮光壁，其部署在所述第一电荷保持单元相邻凹槽中并遮蔽入射光。5.根据权利要求3所述的成像元件，还包括：第一电荷转移单元相邻遮光壁，其部署在所述第一电荷转移单元相邻凹槽中并遮蔽入射光。6.根据权利要求3所述的成像元件，其中所述第一电荷保持单元相邻凹槽在所述半导体基板的与其上形成有所述第一电荷转移单元相邻凹槽的面相同的面上形成。7.根据权利要求6所述的成像元件，其中所述第一电荷转移单元相邻凹槽在所述半导体基板的所述光接收面一侧形成。
8.根据权利要求3所述的成像元件，还包括：第二电荷保持单元相邻凹槽，其是部署在所述像素的边界处的面对所述第一电荷保持单元相邻凹槽的边上、部署在所述半导体基板的与其上形成有所述第一电荷保持单元相邻凹槽的面相同的面上、并且被配置为具有从所述第一边到达所述第一电荷转移单元相邻凹槽的长度的凹槽；以及第二电荷转移单元相邻凹槽，其是部署在所述像素的边界处的面对所述第一电荷转移单元相邻凹槽的边上、部署在所述半导体基板的与其上形成有所述第一电荷转移单元相邻凹槽的面相同的面上、并且被配置为具有从所述第二边到达所述第一电荷保持单元相邻凹槽的长度的凹槽，其中所述电荷保持单元相邻间隙是通过沿晶体取向<110>的方向蚀刻所述第一电荷保持单元相邻凹槽和所述第二电荷保持单元相邻凹槽的底部附近的所述半导体基板而形成的，以及所述电荷转移单元相...

【专利技术属性】
技术研发人员：何轶伦，町田贵志，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：