一种芯片封装结构及其制作方法技术

本发明专利技术公开了一种芯片封装结构及其制作方法，该方法包括：提供一辅助载板及待封装芯片，所述待封装芯片的下表面具有凸点；将所述待封装芯片的下表面通过所述凸点固定于所述辅助载板的上表面；对所述待封装芯片进行包封；去除所述辅助载板；在所述待封装芯片与所述辅助载板连接的一侧制作连接所述凸点的第一导电线路，形成所述重布线层；将所述重布线层置于具有第二导电线路的基板的上表面进行装贴，使得所述第一导电线路与所述第二导电线路连接；在所述基板的下表面进行植球，使所述锡球连接所述第二导电线路；该方法降低了高密度芯片对基板的要求，提高基板以及最终封装产品的良率。品的良率。品的良率。

【技术实现步骤摘要】
一种芯片封装结构及其制作方法


[0001]本专利技术涉及芯片封装
，特别涉及一种芯片封装结构及其制作方法。

技术介绍

[0002]目前，随着科技的发展，人们对图形的处理要求越来越高，而图形处理依赖于图形处加速芯片，图形加速芯片最主要的封装形式是倒装芯片球栅格阵列封装(Flip Chip Ball Grid Array，FCBGA)的封装形式。
[0003]现有的FCBGA的封装形式实现的主要方式是：首先制作用于封装待封装芯片的基板，该基板的导电线路间距与芯片的凸点间距同等级，然后将待封装的芯片焊接于基板上，形成芯片的封装结构；而待封装芯片的凸点间距一般较小，因此，在制作基板的时候，需要保证基板上的线宽及线距与待封装芯片的凸点间距相适应，较高的基板制作要求就会导致基板以及最终产品的良率较低。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种芯片封装结构及其制作方法，以解决现有技术中，在制作基板的时候，需要保证基板上的线宽及线距与待封装芯片的凸点间距相适应，较高的基板制作要求就会导致基板以及最终产品的良率较低的问题。
[0005]第一方面，本专利技术提供一种芯片封装结构的制作方法，包括：
[0006]提供一辅助载板及待封装芯片，所述待封装芯片的下表面具有凸点；
[0007]将所述待封装芯片的下表面通过所述凸点固定于所述辅助载板的上表面；
[0008]对所述待封装芯片进行包封；
[0009]去除所述辅助载板；
[0010]在所述待封装芯片与所述辅助载板连接的一侧制作连接所述凸点的第一导电线路，形成重布线层；
[0011]将所述重布线层置于具有第二导电线路的基板的上表面进行装贴，使得所述第一导电线路与所述第二导电线路连接；
[0012]在所述基板的下表面进行植锡球，使所述锡球连接所述第二导电线路。
[0013]上述方案具有以下有益效果：
[0014]本专利技术的芯片封装结构的制作方法，在芯片的凸点侧制作重布线层，将重布线层内的导电线路与芯片的凸点连接，然后将具有重布线层的芯片装贴于制作好的基板上，对于重布线层两侧以及基板两侧的导电线路的线距可以逐步做大，从而降低高密度芯片对基板的要求，提高基板以及最终封装产品的良率。
[0015]可选的，在所述待封装芯片与所述辅助载板连接的一侧制作连接所述凸点的第一导电线路，形成所述重布线层，包括：
[0016]在所述待封装芯片与所述辅助载板连接的一侧依次制作至少两层导电线路，使得底层导电线路与所述凸点连接，各层所述导电线路之间相互连接，顶层导电线路的线距大
于所述底层导电线路的线距。
[0017]可选的，在所述待封装芯片与所述辅助载板连接的一侧依次制作至少两层导电线路，包括：
[0018]在所述待封装芯片与所述辅助载板连接的一侧涂布聚酰亚胺，对所述聚酰亚胺进行曝光、显影及固化，得到初始底层线路图形；
[0019]在所述初始底层线路图形的表面沉积金属，形成金属层；
[0020]在所述金属层的表面旋涂光刻胶，并对所述光刻胶进行曝光、显影得到目标底层线路图形；
[0021]根据所述目标底层线路图形制作底层导电线路；
[0022]在所述底层导电线路的上表面制作至少一层导电线路。
[0023]可选的，根据所述目标底层线路图形制作底层导电线路，包括：
[0024]在所述目标底层线路图形的上表面电镀金属；
[0025]去除所述光刻胶，刻蚀掉所述光刻胶露出的所述金属层，得到所述底层导电线路。
[0026]可选的，所述基板上表面的导电线路的线距小于所述基板下表面的导电线路的线距，将所述重布线层置于具有第二导电线路的基板的上表面进行装贴，包括：
[0027]将所述重布线层的顶层导电线路置于所述基板的上表面，使得所述重布线层的顶层导电线路与所述基板的上表面的导电线路连接。
[0028]可选的，将所述重布线层置于具有第二导电线路的基板的上表面进行装贴之后，包括：
[0029]在所述重布线层与所述基板之间的缝隙内填入填充胶；
[0030]在所述待封装芯片的上表面以及所述基板的边缘区域装贴金属盖，使所述金属盖完全覆盖所述待封装芯片以及所述基板。
[0031]可选的，所述辅助载板的上表面具有粘性胶纸，将所述待封装芯片的下表面通过所述的凸点固定于所述辅助载板的上表面，包括：
[0032]将所述待封装芯片的凸点粘接在所述粘性胶纸的表面，通过所述粘性胶纸使所述待封装芯片固定于所述辅助载板的上表面。
[0033]第二方面，本专利技术提供一种芯片封装结构，包括：
[0034]基板、重布线层以及芯片，所述芯片的下表面具有凸点；
[0035]其中，所述重布线层内设置有第一导电线路，所述基板内设置有第二导电线路，所述重布线层的下表面位于所述基板的上方，所述第一导电线路与所述第二导电线路连接；
[0036]所述芯片位于所述重布线层的上表面，所述芯片的凸点与所述第一导电线路连接；
[0037]在所述基板的下表面设置有锡球，所述锡球与所述第二导电线路连接。
[0038]上述方案具有以下有益效果：
[0039]本专利技术的芯片封装结构，在芯片的凸点侧设置重布线层，重布线层内的导电线路与芯片的凸点连接，重布线层的下表面位于基板的上表面，基板内设置有导电线路，重布线层两侧以及基板两侧的导电线路的线距可以设置为逐渐增大，从而降低高密度芯片对基板的要求，提高基板以及最终封装产品的良率。
[0040]可选的，所述基板下表面的导电线路的线距大于所述基板上表面的导电线路的线
距，所述重布线层下表面的导电线路的线距大于所述重布线层上表面的导电线路的线距。
[0041]可选的，所述封装结构还包括金属盖，所述金属盖位于所述基板以及所述芯片的上方，所述金属盖完全覆盖所述基板以及所述芯片。
附图说明
[0042]为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0043]图1是本专利技术一实施例中提供的一种芯片封装结构的制作方法流程示意图；
[0044]图2(a)是本专利技术一实施例中提供的将芯片固定于辅助载板的示意图；
[0045]图2(b)是本专利技术一实施例中提供的包封芯片的示意图；
[0046]图2(c)是本专利技术一实施例中提供的去除辅助载板的示意图；
[0047]图2(d)是本专利技术一实施例中提供的芯片凸点侧涂布聚酰亚胺示意图；
[0048]图2(e)是本专利技术一实施例中提供的制作初始底层线路图形示意图；
[0049]图2(f)是本专利技术一实施例中提供的制作种子层的示意图；
[0050]图2(g)是本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构的制作方法，其特征在于，包括：提供一辅助载板及待封装芯片，所述待封装芯片的下表面具有凸点；将所述待封装芯片的下表面通过所述凸点固定于所述辅助载板的上表面；对所述待封装芯片进行包封；去除所述辅助载板；在所述待封装芯片与所述辅助载板连接的一侧制作连接所述凸点的第一导电线路，形成重布线层；将所述重布线层置于具有第二导电线路的基板的上表面进行装贴，使得所述第一导电线路与所述第二导电线路连接；在所述基板的下表面进行植锡球，使所述锡球连接所述第二导电线路。2.根据权利要求1所述的制作方法，其特征在于，在所述待封装芯片与所述辅助载板连接的一侧制作连接所述凸点的第一导电线路，形成所述重布线层，包括：在所述待封装芯片与所述辅助载板连接的一侧依次制作至少两层导电线路，使得底层导电线路与所述凸点连接，各层所述导电线路之间相互连接，顶层导电线路的线距大于所述底层导电线路的线距。3.根据权利要求2所述的制作方法，其特征在于，在所述待封装芯片与所述辅助载板连接的一侧依次制作至少两层导电线路，包括：在所述待封装芯片与所述辅助载板连接的一侧涂布聚酰亚胺，对所述聚酰亚胺进行曝光、显影及固化，得到初始底层线路图形；在所述初始底层线路图形的表面沉积金属，形成金属层；在所述金属层的表面旋涂光刻胶，并对所述光刻胶进行曝光、显影得到目标底层线路图形；根据所述目标底层线路图形制作底层导电线路；在所述底层导电线路的上表面制作至少一层导电线路。4.根据权利要求3所述的制作方法，其特征在于，根据所述目标底层线路图形制作底层导电线路，包括：在所述目标底层线路图形的上表面电镀金属；去除所述光刻胶，刻蚀掉所述光刻胶露出的所述金属层，得到所述底层导电线路。5.根据权利要求2所述的制作方法，其特征在于，所述基板上表面的...

【专利技术属性】
技术研发人员：胡津津，高宸山，刘磊，陈瑞田，张强波，
申请(专利权)人：天芯互联科技有限公司，
类型：发明
国别省市：