芯片级封装件制造技术

本公开的各方面涉及诸如芯片级封装件的半导体装置。本公开的各方面还涉及一种用于制造这种装置的方法。根据本公开的一方面，提供了一种半导体装置，该半导体装置包括布置在其侧壁上和半导体装置的半导体裸片的周边部分上的共形涂层。为了防止共形涂层覆盖诸如电端子的不需要的区域，在布置共形涂层之前布置牺牲层。通过去除牺牲层，可以局部地去除共形涂层。共形涂层覆盖半导体装置所包括的半导体裸片的周边部分，在该周边部分中提供了锯切线或切割道的剩余部分。切割道的剩余部分。切割道的剩余部分。

【技术实现步骤摘要】
芯片级封装件


[0001]本公开的各方面涉及包括竖直半导体装置的芯片级封装件。本公开的各方面还涉及用于制造这种封装件的方法。在本公开的上下文中，竖直半导体装置应当被解释为包括半导体裸片的装置，其中该装置包括在半导体裸片的相对侧上的装置端子，通过该装置端子可以将电信号供应给该装置和/或从该装置提取电信号。此外，在本公开的上下文中，芯片级封装件对应于直接表面可安装封装件，其尺寸基本上对应于其所包括的单个半导体裸片的尺寸。

技术介绍

[0002]通常同时大量制造半导体装置。例如，可以使用被分成多个基本相同的区段的半导体晶圆，其中每个半导体装置使用相应的区段来实现。
[0003]图1(顶部)示出了这种分区段的示例。在这里，示出了半导体晶圆100的被分成区段110的部分。每个区段110包括内部部分111和周边部分112。实际的装置在内部部分111内部实现，而周边部分112包括用于分割各个区段110的锯切线或切割道。在至少部分分割之后，区段也被称为半导体裸片。
[0004]图1(底部)示出了从半导体晶圆100获得的半导体裸片的示例性截面。在这里，半导体裸片110构成双端子二极管，其具有布置在第一表面S1上的第一端子T1和布置在与第一表面S1相对的第二表面S2上的第二端子T2。法线方向D可被标识为垂直于第一表面S1并从第一表面S1向第二表面S2延伸。
[0005]如图1(底部)所示，半导体裸片110的内部部分111包括一个或多个电绝缘层120(在下文中统称为钝化层)。第二端子T2通过钝化层120中的一个或多个开口暴露。钝化层120不存在于或者不完全存在于半导体裸片110的周边部分112中。
[0006]半导体裸片110的周边部分112包括优选地围绕内部部分111的所有侧面的锯切线或切割道的剩余部分。当例如通过穿过锯切通道的锯切来分割半导体裸片110时，去除来自对应区段110的周边部分112的材料。因此，切割或锯切之前的区段110的周边部分112大于半导体裸片110的周边部分112。
[0007]半导体裸片110可以形成具有布置在虚线L1上方的p型掺杂区域和布置在虚线L1下方的n型掺杂区域的竖直PN二极管。
[0008]图1所示类型的半导体裸片不能总是用作芯片级封装件。例如，当将半导体裸片110安装在诸如印刷电路板的载体上时，可能存在短路的风险。接下来结合图2对此进行解释。
[0009]图2(顶部)示出了图1所示类型的半导体裸片110，其被布置为安装在印刷电路板200上的芯片级封装件。如图所示，法线方向D平行于印刷电路板200。
[0010]印刷电路板200包括在两侧上覆盖有金属迹线210A、210B、211A、211B的介电层201。例如，在其顶表面上，印刷电路板200包括第一接触焊盘210A、第二接触焊盘210B和阻焊层(solder mask layer)220。使用焊料230或另一导电附接材料，半导体裸片110的端子
T1连接到第一接触焊盘210A，并且半导体裸片110的端子T2连接到第二接触焊盘210B。
[0011]如图2(顶部)所示，布置在虚线L1上方的p型掺杂区域上的端子T1经由焊料230连接到半导体裸片110的侧壁。在那里，如箭头A所示，它可以接触在虚线L1下方的n型掺杂区域。因此，在端子T1和T2之间产生短路。
[0012]图2示出了安装双端子半导体裸片作为芯片级封装件。图3示出了其中三端子半导体裸片被安装为芯片级封装件的示例。在这里，示出了双极型晶体管，双极型晶体管具有布置在半导体裸片1的前侧F处的两个端子T1、T3和布置在半导体裸片1的背侧B处的一个端子T2。例如，端子T1、T2、T3可以分别连接到双极型晶体管的基极、发射极和集电极。前侧F设置有钝化层，该钝化层覆盖除了端子T1、T3的位置之外的前侧F，而背侧B完全被端子T2覆盖。
[0013]在切割或锯切晶圆之前施加钝化层。因此，在切割或锯切晶圆之后，半导体裸片1的侧壁被暴露。此外，即使在切割之前钝化层覆盖整个前侧，而不是仅存在于半导体裸片的内部部分中，与锯切相关联的机械动作也可能导致钝化层的至少一部分从半导体裸片110分离，从而暴露半导体裸片的半导体主体并且增加电短路的风险。
[0014]特别是对于本公开的各方面涉及的高电压装置，终止(termination)结构被布置在竖直半导体装置周围。这些终止结构通常被布置成靠近周边部分和内部部分之间的边界，并且用于防止在装置的边缘附近发生过早的电压击穿。在图2和图3中，在焊料与半导体裸片的周边部分中的半导体主体和/或与侧壁电接触的情况下，可能影响电场分布并且可以观察到电压击穿的降低。对于高电压装置重要的另一性能参数是在反向偏置条件下的泄漏电流。申请人已经发现，当焊料与半导体裸片的周边部分中的半导体主体和/或与侧壁电接触时，泄漏电流通常恶化。
[0015]在本领域中，已知用于获得用于将半导体裸片的侧壁电绝缘的电绝缘层的技术。例如，US2018233426A1公开了一种用于通过原子层沉积(ALD)实现水平装置的6侧(6S)保护的方法。在沉积期间，装置的半导体裸片的一侧被布置在载体上，从而防止绝缘层将覆盖布置在该侧上的装置端子。然而，对于竖直装置，存在绝缘层将沉积在布置在半导体裸片的另一侧上的装置端子上的问题。因此，在沉积之后，需要从这些端子去除绝缘层。
[0016]ALD是一种高度共形的沉积技术，通过该技术可以在相对低的温度下沉积非常薄的层。ALD涂层的介电强度通常是优异的，允许在半导体裸片的拐角周围和侧壁上的良好的电绝缘。ALD涂层的另一个优点是它们提供足够的强度，使得它们保持附着到半导体主体，并且在处理或安装半导体装置期间不被损坏。
[0017]申请人已经发现，找到一方面提供足够的机械稳健性(mechanical robustness)、但另一方面可以没有太多困难地从(一个或多个)装置端子去除的合适的绝缘层是非常困难的。例如，尽管使用ALD技术获得的共形层显示出优异的机械稳健性，但是在沉积之后它们不能被容易地去除，因为这些层至少在很大程度上是化学惰性的。
[0018]EP3113219A1公开了一种具有台面型结构的竖直半导体装置，该台面型结构的侧壁被使用原子层沉积所沉积的绝缘层覆盖。在沉积该绝缘层之前，在顶侧上沉积牺牲层。通过去除牺牲层，可以从顶侧去除绝缘层，从而暴露该侧上的电端子。
[0019]EP3113219A1中公开的容纳竖直半导体装置的半导体裸片被配置为将其背侧平坦地安装在诸如印刷电路板的载体上。然后可以使用诸如接合线的常规手段来进行到顶侧的连接。
[0020]申请人已经发现EP3113219A1中公开的用于将侧壁绝缘的方法不适用于使半导体裸片能够用作芯片级封装件。

技术实现思路

[0021]根据本公开的一方面，提供了一种用于制造诸如芯片级封装件的半导体装置的方法，在该方法中上述问题不发生或至少在较小程度上发生。该方法包括提供布置在载体上的多个半导体裸片，其中半导体裸片具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于制造诸如芯片级封装件的半导体装置的方法，包括：提供布置在载体上的多个半导体裸片(30'、40'、50'、60')，其中所述半导体裸片具有第一表面和与所述第一表面相对的第二表面，所述半导体裸片通过所述第一表面布置在所述载体上，其中所述半导体裸片各自包括内部部分和围绕所述内部部分的周边部分，其中所述半导体裸片各自在所述周边部分中至少包括曾用于或将用于将所述半导体裸片与半导体晶圆上的其它半导体裸片分割的锯切线或切割道的剩余部分，并且所述半导体裸片各自包括在所述内部部分内部实现的半导体竖直装置，其中钝化层至少布置在所述半导体裸片的所述内部部分中，其中每个半导体裸片包括布置在其第一表面处的至少一个第一端子(T1)、在其内部部分中布置在其第二表面处并且通过所述钝化层中的一个或多个开口至少部分地暴露的至少一个第二端子(T2)、以及在所述第一表面和所述第二表面之间延伸的侧壁，其中牺牲层(32；42；T2A)设置在所述半导体裸片的所述第二表面处，其中所述牺牲层至少部分地覆盖所述至少一个第二端子，并且包括与相邻半导体裸片之间的空间对准的第一开口(33；43；53；63)、以及至少部分地与所述半导体裸片的所述第二表面的所述周边部分对准的第二开口；在所述半导体裸片上布置共形涂层(34；44；54；64)；以及通过去除所述牺牲层来去除布置在所述牺牲层上的所述共形涂层；其中，保留在所述半导体裸片上的所述共形涂层覆盖所述半导体裸片的所述周边部分并且至少部分地覆盖所述半导体裸片的所述侧壁。2.根据权利要求1所述的方法，其中，保留在所述半导体裸片上的所述共形涂层至少部分地覆盖所述半导体裸片的所述内部部分，所述共形涂层包括一个或多个开口，通过所述共形涂层包括的所述一个或多个开口至少部分地暴露所述至少一个第二端子。3.根据权利要求2所述的方法，其中，保留在所述半导体裸片上的所述共形涂层至少部分地覆盖所述钝化层。4.根据权利要求3所述的方法，其中，为了暴露所述至少一个第二端子，将保留在所述半导体裸片上的所述共形涂层中的所述一个或多个开口与所述钝化层中的所述一个或多个开口对准。5.根据前述权利要求中任一项所述的方法，其中，所述周边部分未被所述钝化层覆盖或未被所述钝化层完全覆盖。6.根据前述权利要求中任一项所述的装置，其中，所述钝化层是由氮化硅、氧化硅和氮氧化硅组成的组中的一种或多种。7.根据前述权利要求中任一项所述的方法，其中，所述多个半导体裸片对应于布置在所述载体上的经过切割的半导体晶圆，其中，所述经过切割的晶圆对应于部分割切的经过切割的晶圆，诸如半割切的经过切割的晶圆，在所述部分割切的经过切割的晶圆中所述裸片通过所述半导体晶圆的一部分仍然互连，或者其中，所述经过切割的晶圆对应于完全割切的经过切割的晶圆，在所述完全割切的经过切割的晶圆中所述半导体裸片已经被物理地分离。8.根据前述权利要求中任一项所述的方法，其中，所述布置共形涂层包括执行原子层沉积，其中，所述执行原子层沉积包括使用三甲基铝和水、以及四氯化钛和水作为前体对。9.根据前述权利要求中任一项所述的方法，其中，所述提供多个半导体裸片包括当在
切割之前所述多个半导体裸片在晶圆中仍然互连时在所述半导体裸片上布置所述牺牲层；其中，所述提供多个半导体裸片优选地包括当所述多个半导体裸片在晶圆中仍然互连时并且在将该晶圆布置在所述载体上之前，在所述半导体裸片的所述第二表面上布置所述牺牲层。10.根据权利要求9所述的方法，其中，所述在所述半导体裸片的所述第二表面上布置所述牺牲层包括在所述第二表面上沉积层(32)，所述层选自由光致抗蚀剂、聚合物、薄金属层、自组装单层和/或它们的组合组成的组。11.根据权利要求10所述的方法，其中，所述方法还包括在所述牺牲层上布置并图案化掩模层，并且通过所述掩模层中的开口去除所述牺牲层。12.根据权利要求1至8中任一项所述的方法，其中使用包括多个金属层的金属层堆叠件来形成所述第二端子，其中所述牺牲层(T2A)由布置为距所述第二表面最远的一个或多个金属层或其一部分形成，其中所述金属层堆叠件优选地包括TiNiVAg、NiAu、Ni、Al、TiNiAg、AuNiAg、AuAsNiAg和/或它们的组合。13.根据前述权利要求中任一项所述的方法，其中，所述去除所述牺牲层包括通过光烧蚀来烧蚀所述牺牲层。14.根据权利要求1至12中任一项所述的方法，其中，所述去除所述牺牲层包括：向所述牺牲层和共形涂层提供热冲击，从而使所述共形涂层...

【专利技术属性】
技术研发人员：雷格纳斯，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：