一种折断边阻抗线的制备方法技术

本发明专利技术公开了一种折断边阻抗线的制备方法，折断边阻抗线包括至少一个阻抗线组，阻抗线组包括两条阻抗线，还包括第一区域和第二区域，第一区域的阻抗线组的两侧设置有测试孔；制备方法包括：在印刷电路板上的铜层上贴一层干膜；对干膜进行曝光处理后进行显影处理，以去除阻抗线对应区域的干膜，形成多个干膜图形；其中，每一干膜图形对应一条阻抗线，同一干膜图形与第一区域对应的部分的第一宽度，大于与第二区域对应的部分的第二宽度；在干膜图形处形成金属层，在金属层表面形成遮挡层；去除干膜；去除遮挡层未覆盖的铜层；去除遮挡层，形成阻抗线。本发明专利技术可以保证阻抗线不同位置处的阻抗一致，提高对单元内阻抗线测试的准确性，提高检测效率。提高检测效率。提高检测效率。

【技术实现步骤摘要】
一种折断边阻抗线的制备方法


[0001]本专利技术涉及电路板
，尤其涉及一种折断边阻抗线的制备方法。

技术介绍

[0002]电路板信号线的阻抗主要受线宽W，线距S，介质层厚度H，介质层介电常数Er，线路厚度T影响，相同参考图及影响量如图1和表1所示。外层阻抗计算公式：图1是现有技术中的阻抗模拟图。表1是各参数对阻抗的影响：
[0003]表1
[0004]项目线宽W线距S介质层厚度H1介质层厚度H2介质层介电常数Er线路厚度T参数变化变大变大变大变大变大变大阻抗变化变小变大变大变大变小变小
[0005]图2是单元内阻抗线和折断边阻抗线的分布图，如图2所示，标记了单元内阻抗线02和折断边阻抗线01的所在位置，单元内阻抗线为PCB布线阻抗线，在实际使用中用于传输高速信号的阻抗线，折断边阻抗线01是根据单元内所有规格的高速阻抗线，保持和单元内阻抗线线宽、间距相同，设计的固定测试模块；在PCB线路制作中，通过调整蚀刻速度，可以得到不同信号线的线宽，对应得到不同的阻抗值，通过对折断边阻抗监控，可以等效监控单元内阻抗，提升品质检测效率。但在折断边阻抗线的设计过程中，容易出现阻抗线在不同位置处的阻抗不一致，从而影响对单元内阻抗线测试的准确性，降低检测效率。

技术实现思路

[0006]本专利技术提供了一种折断边阻抗线的制备方法，以保证阻抗线不同位置处的阻抗一致，提高对单元内阻抗线测试的准确性，提高检测效率。
[0007]根据本专利技术的一方面，提供了一种折断边阻抗线的制备方法，折断边阻抗线包括至少一个阻抗线组，每一阻抗线组包括两条阻抗线，阻抗线组包括第一区域和第二区域，第一区域的阻抗线组的两侧设置有测试孔，其中，同一阻抗线各处的线宽相同；
[0008]制备方法包括：
[0009]在印刷电路板上的铜层上贴一层干膜；
[0010]对干膜进行曝光处理后进行显影处理，以去除阻抗线对应区域的干膜，形成多个干膜图形；其中，每一干膜图形对应一条阻抗线，同一干膜图形与第一区域对应的部分的第一宽度，大于与第二区域对应的部分的第二宽度；
[0011]在干膜图形处形成金属层，其中，金属层填满干膜图形；
[0012]在金属层表面形成遮挡层，其中，遮挡层覆盖金属层；
[0013]去除干膜；
[0014]去除遮挡层未覆盖的铜层；
[0015]去除遮挡层，形成阻抗线，其中，每一阻抗线包括保留的铜层和金属层，每一干膜
图形对应形成一条阻抗线。
[0016]可选的，第一宽度等于干膜图形对应的阻抗线的线宽与初始补偿量和第一补偿量的和；
[0017]第二宽度等于干膜图形对应的阻抗线的线宽和初始补偿量的和。
[0018]可选的，第一补偿量为0.3mil
‑
0.8mil。
[0019]可选的，对干膜进行曝光处理后进行显影处理，以去除阻抗线对应区域的干膜，形成多个干膜图形，包括：
[0020]对除阻抗线对应区域之外的其他区域的干膜进行干膜曝光处理；
[0021]进行干膜显影，去除阻抗线对应区域的干膜，形成至少一个干膜图形。
[0022]可选的，金属层为铜层；
[0023]在干膜图形处形成金属层，包括：
[0024]在干膜图形处镀铜，形成铜层。
[0025]可选的，遮挡层为锡层；
[0026]在金属层表面形成遮挡层，包括：
[0027]在金属层表面镀锡，形成锡层。
[0028]可选的，去除遮挡层，包括：
[0029]通过退锡液去除锡层。
[0030]可选的，去除干膜包括:
[0031]通过退膜液去除干膜。
[0032]可选的，去除遮挡层未覆盖的铜层，包括：
[0033]通过蚀刻药水去除遮挡层未覆盖的铜层。
[0034]本专利技术实施例技术方案提供的折断边阻抗线的制备方法，折断边阻抗线包括至少一个阻抗线组，每一阻抗线组包括两条阻抗线，阻抗线组包括第一区域和第二区域，第一区域的阻抗线组的两侧设置有测试孔，其中，同一阻抗线各处的线宽相同；制备方法包括：在印刷电路板上的铜层上贴一层干膜；对干膜进行曝光处理后进行显影处理，以去除阻抗线对应区域的干膜，形成多个干膜图形；其中，每一干膜图形对应一条阻抗线，同一干膜图形与第一区域对应的部分的第一宽度，大于与第二区域对应的部分的第二宽度；在干膜图形处形成金属层，其中，金属层填满干膜图形；在金属层表面形成遮挡层，其中，遮挡层覆盖金属层；去除干膜；去除遮挡层未覆盖的铜层；去除遮挡层，形成阻抗线，其中，每一阻抗线包括保留的铜层和金属层，每一干膜图形对应形成一条阻抗线。在第一区域由于测试孔的存在会导致第一区域的阻抗线的蚀刻量变大，导致第一区域的阻抗线的线宽减小，从而导致第一区域的阻抗线比第二区域的阻抗线的阻抗要更高的问题。本专利技术实施例通过设置同一干膜图形与第一区域对应的部分的第一宽度，大于与第二区域对应的部分的第二宽度，可以增大第一区域的阻抗线的宽度，当第一区域由于测试孔的存在会导致第一区域的阻抗线的蚀刻量变大时可以保证阻抗线在第一区域和第二区域的线宽一致，从而提高对单元内阻抗线测试的准确性，提高检测效率。
[0035]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0036]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图1是现有技术中的阻抗模拟图；
[0038]图2是单元内阻抗线和折断边阻抗线的分布图；
[0039]图3是本专利技术实施例提供的一种折断边阻抗线的结构实物图；
[0040]图4是本专利技术实施例提供的一种折断边阻抗线的结构简化图；
[0041]图5是本专利技术实施例提供的一种折断边阻抗线的制备方法的流程图。
具体实施方式
[0042]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0043]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种折断边阻抗线的制备方法，其特征在于，所述折断边阻抗线包括至少一个阻抗线组，每一所述阻抗线组包括两条阻抗线，所述阻抗线组包括第一区域和第二区域，所述第一区域的所述阻抗线组的两侧设置有测试孔，其中，同一所述阻抗线各处的线宽相同；制备方法包括：在印刷电路板上的铜层上贴一层干膜；对所述干膜进行曝光处理后进行显影处理，以去除阻抗线对应区域的干膜，形成多个干膜图形；其中，每一干膜图形对应一条所述阻抗线，同一干膜图形与所述第一区域对应的部分的第一宽度，大于与所述第二区域对应的部分的第二宽度；在所述干膜图形处形成金属层，其中，所述金属层填满所述干膜图形；在所述金属层表面形成遮挡层，其中，所述遮挡层覆盖所述金属层；去除所述干膜；去除所述遮挡层未覆盖的所述铜层；去除所述遮挡层，形成所述阻抗线，其中，每一所述阻抗线包括保留的所述铜层和所述金属层，每一所述干膜图形对应形成一条所述阻抗线。2.根据权利要求1所述的折断边阻抗线的制备方法，其特征在于，所述第一宽度等于所述干膜图形对应的阻抗线的线宽与初始补偿量和第一补偿量的和；所述第二宽度等于所述干膜图形对应的阻抗线的线宽和初始补偿量的和。3.根据权利要求2所述的折断边阻抗...

【专利技术属性】
技术研发人员：张志超，彭镜辉，陈富嘉，万纯，
申请(专利权)人：广州广合科技股份有限公司，
类型：发明
国别省市：