一种半导体封装结构及封装方法技术

本发明专利技术提供一种半导体封装结构及封装方法，该封装结构包括固定在电路板上的多个半导体器件，半导体器件中至少两个具有不同的高度；散热金属层，具有接触半导体器件的部分；散热金属层还具有连接部，连接部对应于半导体器件之间的间隔处设置；散热金属层中接触半导体器件的部分具有相同的厚度，且散热金属层中接触半导体器件的部分与连接部连续设置；连接部包括具有高低落差的第一台阶结构，第一台阶结构对应于半导体器件的不同高度设置。本发明专利技术保持接触半导体器件的散热金属层具有一致的厚度，而通过设置具有高低落差的台阶结构，来匹配不同高度的半导体器件，保证不同高度半导体器件可以获得均匀有效的散热效果，提高整个封装结构的可靠性。装结构的可靠性。装结构的可靠性。

【技术实现步骤摘要】
一种半导体封装结构及封装方法


[0001]本专利技术涉及一种半导体封装结构及封装方法，特别是获得多个不同高度器件具有均衡热阻、散热可靠且工艺简便的半导体封装结构和封装方法。

技术介绍

[0002]随着芯片集成度的提高，CPU芯片、GPU芯片、处理器芯片、功率器件芯片等散热需求较大的芯片类型，其散热问题也愈发突出。现有技术中，常在封装结构中引入散热盖增强散热，并在散热盖与芯片背面之间增设导热界面材料(ThermalInterfaceMateria，TIM)加强散热通路的散热效率。
[0003]目前，随着晶圆级封装的发展，将多个芯片集成在同一基板上成为主流。当不同芯片之间具有不同的高度时，会对散热盖密封造成困扰。业界通常利用不同厚度的TIM层来平衡不同芯片的高度差，以获得接触散热盖的统一高度。但使用不同厚度的TIM层会直接导致各处的热阻不同，某些高度较低的芯片上覆盖很厚的TIM层，导致散热效率低下，甚至导致该区域散热通道失效，整个封装结构烧毁。

技术实现思路

[0004]为解决前述的现有技术中存在的，将不同高度的半导体器件统一封装时难以获得稳定有效的散热通路的技术问题，本专利技术提供以下技术方案：
[0005]一种半导体封装结构，该封装结构包括，
[0006]固定在电路板上的多个半导体器件，所述半导体器件中至少两个具有不同的高度；
[0007]散热金属层，具有接触所述半导体器件的部分；所述散热金属层还具有连接部，所述连接部对应于所述半导体器件之间的间隔处设置；
[0008]所述散热金属层中接触所述半导体器件的所述部分具有相同的厚度，且所述散热金属层中接触所述半导体器件的所述部分与所述连接部连续设置；
[0009]所述连接部包括具有高低落差的第一台阶结构，所述第一台阶结构对应于所述半导体器件的不同高度设置。
[0010]进一步，所述连接部中至少部分区域的厚度小于所述散热金属层中接触所述半导体器件的所述部分。
[0011]进一步，所述封装结构还包括罩设在所述半导体器件和所述散热金属层外侧的散热盖体，通过所述散热盖体的支架与所述电路板固定。
[0012]进一步，所述散热盖体还包括第二台阶结构，所述第二台阶结构贴合所述第一台阶结构的上表面设置。
[0013]进一步，所述散热盖体还包括第三台阶结构，所述第三台阶结构连接所述散热盖体的所述支架。
[0014]进一步，所述半导体器件包括小芯片模组、CPU芯片、GPU芯片、处理器芯片、功率芯
片、存储器芯片中至少一种。
[0015]一种半导体封装方法，包括制备半导体器件的步骤，以及制备散热金属层的步骤，其特征在于，
[0016]所述制备半导体器件的步骤，包括：将多个所述半导体器件固定至电路板的步骤，所述半导体器件中至少两个具有不同的高度；
[0017]所述制备散热金属层的步骤，包括：制备散热金属片材，所述散热金属片材的厚度保持一致；将所述散热金属片材进行整形以形成连接部，所述连接部对应于所述半导体器件之间的间隔处设置，整形完成后制成所述散热金属层；
[0018]将所述散热金属层的下表面贴合至所述半导体器件，形成散热金属层中接触所述半导体器件的部分；
[0019]所述散热金属层中接触所述半导体器件的所述部分与所述连接部连续设置；所述连接部包括具有高低落差的第一台阶结构，所述第一台阶结构对应于所述半导体器件的不同高度设置。
[0020]进一步，在所述整形步骤前还包括对所述连接部的减薄工艺，所述减薄工艺使得所述连接部的至少部分区域的厚度小于所述散热金属层中接触所述半导体器件的所述部分。
[0021]进一步，还包括在所述半导体器件和所述散热金属层外侧罩设散热盖体，通过所述散热盖体的支架与所述电路板固定。
[0022]进一步，还包括在所述散热盖体上形成第二台阶结构的整形步骤，所述第二台阶结构根据所述第一台阶结构设置，使得所述散热盖体罩设完成时，所述第二台阶结构贴合在所述第一台阶结构的上表面。
[0023]进一步，还包括在所述散热盖体上形成第三台阶结构的整形步骤，所述第三台阶结构与所述散热盖体的支架连接。
[0024]进一步，所述半导体器件包括小芯片模组、CPU芯片、GPU芯片、处理器芯片、功率芯片、存储器芯片中至少一种。
[0025]和现有技术相比，本专利技术具有以下有益效果：
[0026]1、本专利技术提供的封装结构和封装方法中，散热金属层直接贴合在不同高度的至少两个半导体器件的上表面，且与半导体器件上表面接触的部分具有相同的厚度，保证其在不同半导体器件上的散热金属层具有基本一致的热阻，使得不同高度的半导体器件表面均可以形成稳定可靠的散热通道。
[0027]2、本专利技术提供的封装结构和封装方法中，散热金属层通过设置连接部，不仅保证了散热金属层整体呈现片材结构，便于多半导体器件上一次性布设多个散热金属层，简化施加散热金属层的工艺；同时，该连接部包括的第一台阶结构，可以根据具体半导体器件之间的高度差设置台阶形貌，保证了封装工艺的灵活性。此外，第一台阶结构匹配较高半导体器件边缘的位置，会形成一向下凹陷的形貌，该凹陷位置可以方便整层散热金属层与半导体器件对准，进一步简化施加散热金属层的工艺。
[0028]3、本专利技术提供的封装结构和封装方法中，由于散热盖体主体原本保持一致的厚度，使得散热盖体的第二台阶结构贴合散热金属层的第一台阶结构时，散热盖体主体的其他部分可以贴合散热金属层中直接接触半导体器件的部分，保证散热盖体
‑
散热金属层
‑
半
导体器件形成紧密贴合的散热通道，确保各个半导体器件的散热效果。
附图说明
[0029]为了更清楚地说明专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1示出本专利技术提供的一封装结构，图1中的(a)是封装结构的俯视图，图1中的(b)是图1中的(a)中沿x1‑
x1’
的剖面图；
[0031]图2示出本专利技术提供的封装结构分解结构图，图2中的(a)是散热盖体的剖面图，图2中的(b)是散热金属层的剖面图，图2中的(c)是半导体器件的剖面图；
[0032]图3示出本专利技术提供的一封装结构的剖面图；
[0033]图4示出本专利技术提供的一封装结构的剖面图；
[0034]图5示出本专利技术提供的一封装结构，图5中的(a)是封装结构的俯视图，图5中的(b)是图5中的(a)中沿x2‑
x2’
的剖面图；
[0035]图6示出本专利技术提供的一封装结构，图6中的(a)是封装结构的俯视图，图6中的(b)是图6中的(a)中沿y1‑
y1’
的剖面图；
[0036]图7示出了图6中封本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，该封装结构包括，固定在电路板上的多个半导体器件，所述半导体器件中至少两个具有不同的高度；散热金属层，具有接触所述半导体器件的部分；所述散热金属层还具有连接部，所述连接部对应于所述半导体器件之间的间隔处设置；其特征在于，所述散热金属层中接触所述半导体器件的所述部分具有相同的厚度，且所述散热金属层中接触所述半导体器件的所述部分与所述连接部连续设置；所述连接部包括具有高低落差的第一台阶结构，所述第一台阶结构对应于所述半导体器件的不同高度设置。2.如权利要求1所述的封装结构，其特征在于，所述连接部中至少部分区域的厚度小于所述散热金属层中接触所述半导体器件的所述部分。3.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括罩设在所述半导体器件和所述散热金属层外侧的散热盖体，通过所述散热盖体的支架与所述电路板固定。4.如权利要求3所述的封装结构，其特征在于，所述散热盖体还包括第二台阶结构，所述第二台阶结构贴合所述第一台阶结构的上表面设置。5.如权利要求3所述的封装结构，其特征在于，所述散热盖体还包括第三台阶结构，所述第三台阶结构连接所述散热盖体的所述支架。6.如权利要求1所述的封装结构，其特征在于，所述半导体器件包括小芯片模组、CPU芯片、GPU芯片、处理器芯片、功率芯片、存储器芯片中至少一种。7.一种半导体封装方法，包括制备半导体器件的步骤，以及制备散热金属层的步骤，其特征在于，所述制备半导体器件的步骤，包括：将多个所述半导体器件固定至电路板的步骤，所述半导体器件中至少两...

【专利技术属性】
技术研发人员：华菲，金英镇，
申请(专利权)人：宁波施捷电子有限公司，
类型：发明
国别省市：