断电隔离电路及具有断电隔离电路的模拟开关制造技术

本发明专利技术公开断电隔离电路及具有断电隔离电路的模拟开关，属于基本电子电路的技术领域。断电隔离电路包括：比较单元、电源控制单元、PMOS衬底控制单元，在模拟开关处于非断电状态时将电源电压、输入电压、输出电压中的最大值传输至模拟开关PMOS管衬底，在断电状态时将输入电压和输出电压中的最大值传输至模拟开关PMOS管衬底、前级反相器，保证模拟开关中PMOS关在断电状态完全关断，电路结构简单且可靠性好。具有该断电隔离电路的模拟开关防止意外信号漏过开关，阻止电流从信号端到电源轨的泄漏，保障过压情况下电路系统的可靠性。保障过压情况下电路系统的可靠性。保障过压情况下电路系统的可靠性。

【技术实现步骤摘要】
断电隔离电路及具有断电隔离电路的模拟开关


[0001]本专利技术公开断电隔离电路及具有断电隔离电路的模拟开关，属于基本电子电路的


技术介绍

[0002]模拟开关采用MOS管组成的电路对信号链路关断或者打开，因功耗低、速度快、无机械触点、体积小、使用寿命长等特点广泛应用于便携式手持设备和消费电子设备中。
[0003]对于上电时序不同的电路系统：在系统上电时，一些系统功能电路必须比另一些系统功能电路先上电，这通常是因为需要满足不同系统功能电路的电压要求。一般来说，模拟开关应该用电平最高的电源走线以取得最好的开关性能，这就意味着使用较低电源电压供电的电路部件可能会比模拟开关先完成上电，当这些电路部件先完成上电时可能会在模拟开关的输入端和/或输出端产生非零信号。此外，当正电平输入电压持续时，在电路系统发生故障或上电时序错误的情况下，输入电压在模拟开关的输入端形成的假信号以及漏电流也可能给模拟开关造成不可逆转的损坏。因此，有必要在上电前对模拟开关施以断电隔离措施。
[0004]一种针对并联CMOS结构模拟开关的断电保护方案，在断电时将输入信号传到PMOS管衬底和前级反相器的电源端以实现模拟开关输入端的断电保护，该断电保护方案仅实现模拟开关输入端或输出端一端的断电保护，没有考虑模拟开关的双向传输特性，实际应用有限；该断电保护方案在模拟开关正常导通时PMOS管存在衬底偏置，在模拟开关关断时PMOS管的衬底悬空，影响模拟开关的功能；该断电保护方案还存在从输入端到电源轨的MOS管同时导通的情况，会造成电流从模拟开关输入端泄漏到电源轨，存在模拟开关损坏的隐患。
[0005]综上，本专利技术旨在提出断电隔离电路及具有断电隔离电路的模拟开关以克服上述缺陷。

技术实现思路

[0006]本专利技术的专利技术目的是针对上述
技术介绍
的不足，提供断电隔离电路及具有断电隔离电路的模拟开关，解决现有模拟开关断电隔离技术不能实现双向传输模拟开关断电隔离的技术问题，实现模拟开关输入端和输出端两端断电隔离的专利技术目的。
[0007]本专利技术为实现上述专利技术目的采用如下技术方案：断电隔离电路，包括：比较单元、电源控制单元、PMOS衬底控制单元；比较单元的一个输入端接模拟开关输入电压，比较单元的另一个输入端接模拟开关输出电压，比较单元输出模拟开关输入电压、模拟开关输出电压中的最大电压；电源控制单元的第一输入端接电源电压，电源控制单元的第二输入端连接比较单元的输出端，输出电压至PMOS衬底控制单元的第三输入端，输出电压为前级反相器提供电源电压；PMOS衬底控制单元的第一输入端连接模拟开关的输入端，PMOS衬底控制单元的第二输入端连接模拟开关的输出端，PMOS
衬底控制单元的第三输入端连接电源控制单元的输出端，PMOS衬底控制单元的输出端连接模拟开关中PMOS管的衬底。
[0008]作为断电隔离电路的进一步优化方案，在非断电状态下，电源电压、模拟开关输入电压、模拟开关输出电压中的最大电压经电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入模拟开关PMOS管衬底；在断电状态下，模拟开关输入电压和模拟开关输出电压中的最大电压经比较单元、电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入前级反相器、模拟开关PMOS管衬底。
[0009]作为断电隔离电路的进一步优化方案，比较单元包括：第一PMOS管、第二PMOS管、第一电阻、第二电阻；第一PMOS管的源极作为比较单元的第一输入端接模拟开关输入电压；第二PMOS管的源极作为比较单元的第二输入端接模拟开关输出电压，第二PMOS管的漏极和衬底与第一PMOS管的漏极和衬底相连作为比较单元的输出端； 第一电阻的一端接模拟开关输出电压，第一电阻的另一端连接第一PMOS管的栅极；第二电阻的一端接模拟开关输入电压，第二电阻的另一端连接第二PMOS管的栅极。
[0010]作为断电隔离电路的进一步优化方案，电源控制单元包括：第三电阻、第四PMOS管、第一NMOS管；第三电阻的一端与所述第一NMOS管的漏极连接作为电源控制单元的第一输入端；第四PMOS管的源极与衬底连接作为电源控制单元的第二输入端连接所述比较单元的输出端，第四PMOS管的漏极连接第一NMOS管的源极作为电源控制单元的输出端，第四PMOS管的栅极连接所述第三电阻的另一端； 第一NMOS管的栅极连接所述第三电阻的另一端，第一NMOS管的衬底接地。
[0011]作为断电隔离电路的进一步优化方案，PMOS衬底控制单元包括：第三PMOS管、第五PMOS管、第六PMOS管、第四电阻、第五电阻；第三PMOS管的源极与衬底连接作为PMOS衬底控制单元的第三输入端，第三PMOS管的漏极与第五PMOS管的源极和衬底、第六PMOS管源极和衬底相连接作为PMOS衬底控制单元的输出端，第三PMOS管的栅极接第一逻辑信号；第五PMOS管的栅极接第二逻辑信号；第六PMOS管的栅极接第二逻辑信号，第二逻辑信号在电源电压信号正常时与第一逻辑信号逻辑相反，第二逻辑信号的高电平在电源电压为零时取模拟开关输入电压和模拟开关输出电压中的最大电压；第四电阻的一端作为PMOS衬底控制单元的第一输入端，第四电阻的另一端连接第五PMOS管的漏极；第五电阻的一端作为PMOS衬底控制单元的第二输入端，第五电阻的另一端连接第六PMOS管的漏极。
[0012]作为断电隔离电路的进一步优化方案，电源控制单元包括：第三电阻、第三PMOS管、第四PMOS管、第一NMOS管；第三电阻的一端与所述第三PMOS管的源极和衬底连接作为电源控制单元的第一输入端；第三PMOS管的栅极接第一逻辑信号；第四PMOS管的源极作为电源控制单元的第二输入端连接所述比较单元的输出端，第四PMOS管的漏极与衬底以及所述第一NMOS管的源极连接作为电源控制单元的输出端，第四PMOS管的栅极连接所述第三电阻的另一端；第一NMOS管的漏极连接所述第三PMOS管的漏极，第一NMOS管的栅极连接所述第三电阻的另一端，第一NMOS管的衬底接地。
[0013]作为断电隔离电路的进一步优化方案，PMOS衬底控制单元包括：第五PMOS管、第六PMOS管、第四电阻、第五电阻；第五PMOS管的栅极接第二逻辑信号，第五PMOS管的源极和衬底、第六PMOS管源极和衬底相连接作为PMOS衬底控制单元的输入/输出端；第六PMOS管的栅极接第二逻辑信号，第二逻辑信号在电源电压信号正常时与第一逻辑信号逻辑相反，第二
逻辑信号的高电平在电源电压为零时取模拟开关输入电压和模拟开关输出电压中的最大电压；第四电阻的一端作为PMOS衬底控制单元的第一输入端，第四电阻的另一端连接第五PMOS管的漏极； 第五电阻的一端作为PMOS衬底控制单元的第二输入端，第五电阻的另一端连接第六PMOS管的漏极。
[0014]具有断电隔离电路的模拟开关，包括上述任意一种断电隔离电路。
[0015]本专利技术采用上述技术方案，具有以下有益效果：（1）本专利技术所提断电隔离电路通过比较单元、电源控制单元、PMOS衬底控制单元在模拟开关处于非断电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.断电隔离电路，其特征在于，包括：比较单元，其一个输入端接模拟开关输入电压，其另一个输入端接模拟开关输出电压，输出模拟开关输入电压、模拟开关输出电压中的最大电压；电源控制单元，其第一输入端接电源电压，其第二输入端连接所述比较单元的输出端，输出电压至PMOS衬底控制单元的第三输入端，所述输出电压为前级反相器提供电源电压；及，PMOS衬底控制单元，其第一输入端连接模拟开关的输入端，其第二输入端连接模拟开关的输出端，其第三输入端连接所述电源控制单元的输出端，其输出端连接模拟开关中PMOS管的衬底。2.根据权利要求1所述断电隔离电路，其特征在于，在非断电状态下，电源电压、模拟开关输入电压、模拟开关输出电压中的最大电压经电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入模拟开关PMOS管衬底；在断电状态下，模拟开关输入电压和模拟开关输出电压中的最大电压经比较单元、电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入前级反相器、模拟开关PMOS管衬底。3.根据权利要求2所述断电隔离电路，其特征在于，所述比较单元包括：第一PMOS管，其源极作为比较单元的第一输入端接模拟开关输入电压；第二PMOS管，其源极作为比较单元的第二输入端接模拟开关输出电压，其漏极和衬底与所述第一PMOS管的漏极和衬底相连作为比较单元的输出端；第一电阻，其一端接模拟开关输出电压，其另一端连接所述第一PMOS管的栅极；及，第二电阻，其一端接模拟开关输入电压，其另一端连接所述第二PMOS管的栅极。4.根据权利要求3所述断电隔离电路，其特征在于，所述电源控制单元包括：第三电阻，其一端与所述第一NMOS管的漏极连接作为电源控制单元的第一输入端；第四PMOS管，其源极与衬底连接作为电源控制单元的第二输入端连接所述比较单元的输出端，其漏极连接所述第一NMOS管的源极作为电源控制单元的输出端，其栅极连接所述第三电阻的另一端；及，第一NMOS管，其栅极连接所述第三电阻的另一端，其衬底接地。5.根据权利要求4所述断电隔离电路，其特征在于，所述PMOS衬底控制单元包...

【专利技术属性】
技术研发人员：马学龙，
申请(专利权)人：江苏润石科技有限公司，
类型：发明
国别省市：