一种运算放大器输入级电路及共模状态检测方法技术

本发明专利技术公开一种运算放大器输入级电路及共模状态检测方法，输入级电路设有电压比较器，能够对N型/P型输入对管的尾电流偏置电压与特定的偏置电压进行比较，输出逻辑再经施密特反相器整形，从而将切换区间压缩至1mV量级以内，减少后级数字控制信号处于中间电位而产生异常的可能性。此种技术方案检测共模状态响应速度快，过渡区间较窄，配合修调电路能够很好地避免失调电压在整个输入共模范围内出现较大的变化，对输入偏置电流和修调电流实现相适应的切换，提高运放的工作性能。提高运放的工作性能。提高运放的工作性能。

【技术实现步骤摘要】
一种运算放大器输入级电路及共模状态检测方法


[0001]本专利技术属于电路电子
，特别涉及一种运算放大器输入级电路及共模状态检测方法。

技术介绍

[0002]轨到轨输入运算放大器通常包括轨至轨输入级、Class
‑
AB输入控制电路、P型负载管、N型负载管和Class
‑
AB输出级等部分，其中，输入级通常采用P输入对管与N输入对管组合的结构，其中，P输入对管包括P型差分管和对应的尾电流源，N输入对管包括N型差分管和对应的尾电流源。工作时，运放的输入级具有三种工作状态，即仅N输入对管工作、仅P输入对管工作、N输入对管和P输入对管同时工作，放大器工作时内部的偏置电流控制、修调电路控制等电路均需要获取输入对管工作状态以实现相适应的状态切换，因此需要一个过渡区间尽可能窄、响应速度足够快的共模状态检测电路。
[0003]图1示出了共模状态检测电路的原理图，其中，检测P型差分管工作状态的电路如实线方向所示，其输入信号为P型差分管与P型差分管尾电流的连接处电压；检测N型差分管工作状态的电路则如虚线方向所示，其输入信号为N型差分管与N型差分管尾电流的连接处电压。
[0004]中国专利申请号202111289591.5公开一种轨到轨输入比较器用失调电压修调电路，其中提供了针对N输入对管和P输入对管的共模检测电路，如图2所示，是用于对P型差分管的共模状态进行检测，包括PMOS管MP9～MP13和NMOS管MN14～MN17，其中，MP11的栅极与输入级内P型差分管中的一个PMOS管的栅极连接（也即连接反相输入端IN
‑
），MP12的栅极与输入级内P型差分管中的另一个PMOS管的栅极连接（也即连接正向输入端IN+），从而实现MP11、MP12与输入级内P输入对管的适配连接；PMOS管MP10的栅极接偏置电压VB2，PMOS管MP9的栅极以及PMOS管MP13的栅极均接偏置电压VB1，共模检测电路的输出端STATE_P与修调模块连接。
[0005]工作时，NMOS管MN14、NMOS管MN16构成的电流镜能实现对流过PMOS管MP11电流的镜像，NMOS管MN15、NMOS管MN17构成的电流镜能实现对PMOS管MP12电流的镜像。当加载到输入级内的共模输入电压较低时，则P输入对管处于导通工作状态，此时，至少存在通过PMOS管MP11和/或PMOS管MP12的电流，此时，通过NMOS管MN14与NMOS管MN16构成的电流镜和/或通过NMOS管MN15与NMOS管MN17构成的电流镜的作用，能使得输出端STATE_P为低电平。
[0006]当加载到输入级的共模输入电压大到接近VDD
‑
|VTP|时，则P输入对管、PMOS管MP11以及PMOS管MP12均处于关断状态，输出端STATE_P未有电流通过。通过偏置电压VB1以及偏置电压VB2，能使得PMOS管MP10、PMOS管MP9以及PMOS管MP13导通，此时，能使得STATE_P为高电平。
[0007]然而现有的共模检测电路在工作时，P型差分管在工作状态与关断状态之间会存在一段过渡区间，当输入共模电压处于该过渡区间时，由于MP11、MP12、MN14、MN15构成的放大器增益比较小，通常需要几百mV范围过渡区间，过渡区间时会存在MN16和MN17弱导通的
情况，此时输出节点电压STATE_P会处于中间电位，导致后续数字逻辑出现功能异常。
[0008]N型差分管的共模状态检测也会出现前述问题，有待解决。

技术实现思路

[0009]本专利技术的目的，在于提供一种运算放大器输入级电路及共模状态检测方法，提供的运放输入级跨导稳定，带宽稳定，并且能够通过共模状态的准确检测，对输入偏置电流和修调电流实现相适应的切换。
[0010]为了达成上述目的，本专利技术的解决方案是：一种运算放大器输入级电路，包括PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、P型尾电流源I0、PMOS管MP3、电压比较器CMP1、施密特触发器SINV1和反相器INV1，其中，PMOS管MP1的源极和PMOS管MP2的源极相连接后，共同连接至P型尾电流源I0的输出端，P型尾电流源I0的输入端接VDD；P型尾电流源I0的输出端还连接PMOS管MP3的源极，PMOS管MP3的栅极连接VBP，PMOS管MP3的漏极分别连接NMOS管MN3的漏极和NMOS管MN3的栅极，NMOS管MN3的源极接地；NMOS管MN1的栅极与PMOS管MP1的栅极均连接INP，NMOS管MN2的栅极与PMOS管MP2的栅极均连接INN；NMOS管MN1的源极与NMOS管MN2的源极相连接后，共同连接至NMOS管MN4的漏极，NMOS管MN4的源极接地；NMOS管MN4的栅极与NMOS管MN3的栅极相连接后，共同连接至电压比较器CMP1的正输入端，电压比较器CMP1的负输入端连接VBN；电压比较器CMP1的输出端经施密特触发器SINV1后连接至反相器INV1的输入端，反相器INV1的输出端用于输出N型输入对管工作标志位CMOUT，为低电平代表N型输入对管不工作，为高电平代表N型输入对管工作；上述PMOS管MP1、PMOS管MP2、P型尾电流源I0构成输入级的P型输入对管，NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4构成输入级的N型输入对管，PMOS管MP1的漏极、PMOS管MP2的漏极、NMOS管MN1的漏极、NMOS管MN2的漏极作为输入级的输出端。
[0011]上述PMOS管MP1与PMOS管MP2组成P型差分管，NMOS管MN1与NMOS管MN2组成N型差分管，NMOS管MN3与NMOS管MN4组成电流镜。
[0012]上述PMOS管MP3作为共模状态检测开关，通过其开通或关断状态控制是否进行N型输入对管共模状态的检测。
[0013]一种共模状态检测方法，用于检测如前所述的一种运算放大器输入级电路的共模状态；设置PMOS管MP3的栅极偏置电位，使得当输入共模电压低于VDD预设值时（该预设值可以是1.5V），PMOS管MP3处于关断状态，此时NMOS管MN3没有电流流过，NMOS管MN4也没有电流通过；设置VBN为NMOS管MN3正常工作时的栅极电压，此时电压比较器CMP1输出逻辑低电平，经施密特触发器SINV1整形后，再经过反相器INV1，输出CMOUT为低电平；随着输入共模电压的升高，PMOS管MP3处于弱导通状态，有少量电流流经NMOS管MN3，并镜像至NMOS管MN4，此时NMOS管MN4的栅极电压仍小于VBN，输出CMOUT为低电平；随着输入共模电压的继续升高，流经NMOS管MN3的电流不断增大，直至NMOS管MN4的栅极电压高于VBN某一数值时，电压比较器CMP1输出翻转为逻辑高电平，经施密特触发器SINV1整形后，再经过反相器INV1，输出CMOUT为高电平。
[0014]一种运算放大器输入级电路，包括PMOS管M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运算放大器输入级电路，其特征在于：包括PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、P型尾电流源I0、PMOS管MP3、电压比较器CMP1、施密特触发器SINV1和反相器INV1，其中，PMOS管MP1的源极和PMOS管MP2的源极相连接后，共同连接至P型尾电流源I0的输出端，P型尾电流源I0的输入端接VDD；P型尾电流源I0的输出端还连接PMOS管MP3的源极，PMOS管MP3的栅极连接VBP，PMOS管MP3的漏极分别连接NMOS管MN3的漏极和NMOS管MN3的栅极，NMOS管MN3的源极接地；NMOS管MN1的栅极与PMOS管MP1的栅极均连接INP，NMOS管MN2的栅极与PMOS管MP2的栅极均连接INN；NMOS管MN1的源极与NMOS管MN2的源极相连接后，共同连接至NMOS管MN4的漏极，NMOS管MN4的源极接地；NMOS管MN4的栅极与NMOS管MN3的栅极相连接后，共同连接至电压比较器CMP1的正输入端，电压比较器CMP1的负输入端连接VBN；电压比较器CMP1的输出端经施密特触发器SINV1后连接至反相器INV1的输入端，反相器INV1的输出端用于输出N型输入对管工作标志位CMOUT，为低电平代表N型输入对管不工作，为高电平代表N型输入对管工作；所述PMOS管MP1、PMOS管MP2、P型尾电流源I0构成输入级的P型输入对管，NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4构成输入级的N型输入对管，PMOS管MP1的漏极、PMOS管MP2的漏极、NMOS管MN1的漏极、NMOS管MN2的漏极作为输入级的输出端。2.如权利要求1所述的运算放大器输入级电路，其特征在于：所述PMOS管MP1与PMOS管MP2组成P型差分管，NMOS管MN1与NMOS管MN2组成N型差分管，NMOS管MN3与NMOS管MN4组成电流镜。3.如权利要求1所述的运算放大器输入级电路，其特征在于：所述PMOS管MP3作为共模状态检测开关，通过其开通或关断状态控制是否进行N型输入对管共模状态的检测。4.一种共模状态检测方法，用于检测如权利要求1所述的一种运算放大器输入级电路的共模状态，其特征在于：设置PMOS管MP3的栅极偏置电位，使得当输入共模电压低于VDD预设值时，PMOS管MP3处于关断状态，此时NMOS管MN3没有电流流过，NMOS管MN4也没有电流通过；设置VBN为NMOS管MN3正常工作时的栅极电压，此时电压比较器CMP1输出逻辑低电平，经施密特触发器SINV1整形后，再经过反相器INV1，输出CMOUT为低电平；随着输入共模电压的升高，PMOS管MP3处于弱导通状态，有少量电流流经NMOS管MN3，并镜像至NMOS管MN4，此时NMOS管MN4的栅极电压仍小于VBN，输出CMOUT为低电平；随着输入共模电压的继续升高，流经NMOS管MN3的电流不断增大，直至NMOS管MN4的栅极电压高于VBN某一数值时，电压比较器CMP1输出翻转为逻辑高电平，经施密特触发器SINV1整形后，再经过反相器INV1，输出CMOUT为高电平。5.一种运算放大器输入级电路，其特征在于：包括PMOS管MP21、PMO...

【专利技术属性】
技术研发人员：李肖飞，漆星宇，张明，
申请(专利权)人：江苏润石科技有限公司，
类型：发明
国别省市：