用于初始化存储器装置的存储器接口和方法制造方法及图纸

提供用于初始化存储器装置的存储器接口和方法。用于初始化存储器装置的存储器接口包括：控制电路，被配置为：确定是否已经发生用于初始化存储器装置中的一个或多个存储器位置的触发事件，并且在确定已经发生触发事件时用预定义数据来初始化存储器装置中的一个或多个存储器位置。个存储器位置。个存储器位置。

【技术实现步骤摘要】
用于初始化存储器装置的存储器接口和方法


[0001]本公开总体涉及存储器初始化。

技术介绍

[0002]易失性存储器是计算机系统的需要电力来维持存储的信息的计算机存储器。易失性存储器在通电时保留其内容，但是在电源中断时，存储的数据迅速丢失。因此，易失性存储器(诸如，动态随机存取存储器(DRAM))需要在通电之后被初始化。非易失性存储器是一种即使在电力被移除之后也可保留存储的信息的计算机存储器。应用程序和由程序使用的数据可存储在易失性存储器或非易失性存储器的区域中。然而，由于这些程序可共享同一区域，因此共享区域的存储器位置可能需要在程序中的下一个被启动之前被初始化。
[0003]存储器初始化可包括将与一个或多个变量对应的存储器的每个地址设置为初始值。变量可用应用程序来定位。例如，应用程序可安装有在执行期间由应用程序使用的默认的或用户指定的值。首先，存储器分配在存储器初始化期间被执行。存储器分配是通过其应用程序被分配物理或虚拟存储器空间的处理。
[0004]计算机系统可使用中央处理器(CPU)、缓存和转译后备缓冲器(TLB)来执行存储器初始化。然而，缓存污染和TLB污染可降低计算系统的效率。缓存污染描述计算机程序将数据不必要地加载到缓存的情况。因此，有用的数据从缓存被逐出到存储器层次的较低级中。TLB污染由于TLB未命中而发生。TLB未命中在所需的数据不能从TLB被预取时而引起。这导致时间的进一步损失，并增加资源的消耗。此外，在存储器初始化期间计算机系统的CPU和数据总线的使用可以是高的。此外，计算机系统的功耗在CPU的使用增加时也增加。

技术实现思路

[0005]根据专利技术构思的示例性实施例，一种用于与存储器装置接口连接的存储器接口被提供。所述存储器接口包括：控制电路，被配置为：确定是否已经发生用于初始化存储器装置中的一个或多个存储器位置的触发事件，并且在确定已经发生触发事件时用预定义数据来初始化存储器装置中的一个或多个存储器位置。
[0006]根据专利技术构思的示例性实施例，一种用于与存储器装置接口连接的方法被提供。所述方法包括：由存储器接口的控制电路确定是否已经发生用于初始化存储器装置中的一个或多个存储器位置的触发事件；以及在确定触发事件已经发生时，由控制电路用相关的预定义数据来初始化存储器装置中的一个或多个存储器位置。
[0007]根据专利技术构思的示例性实施例，一种用于与存储器装置接口连接的存储器接口被提供。所述存储器接口包括：存储器控制器、缓存和CPU。存储器控制器连接到存储器装置。缓存连接到存储器控制器。CPU经由数据总线连接到缓存并且经由与数据总线分离的信号线连接到存储器控制器。存储器控制器响应于经由信号线从CPU接收到触发信号来初始化存储器装置的一个或多个存储器位置。
附图说明
[0008]专利技术构思的实施例将根据下面结合附图的详细描述而被更清楚地理解，其中：
[0009]图1示出用于执行存储器初始化的计算机系统；
[0010]图2示出根据本公开的实施例的用于初始化易失性存储器中的一个或多个主存储器位置的计算机系统的框图；
[0011]图3A示出根据本公开的实施例的用于在计算机系统中执行存储器刷洗的刷洗引擎的框图；
[0012]图3B示出根据本公开的实施例的用于在计算机系统的易失性存储器中执行存储器初始化的刷洗引擎的框图；
[0013]图4示出根据本公开的实施例的示出使用写入控制器执行的用于初始化易失性存储器中的一个或多个主存储器位置的方法步骤的示例性流程图；
[0014]图5示出根据本公开的实施例的用于初始化易失性存储器中的一个或多个主存储器位置的示例性图示；以及
[0015]图6示出根据本公开的实施例的用于初始化易失性存储器中的一个或多个主存储器位置的本公开的实施例。
具体实施方式
[0016]本领域技术人员应理解，任何框图在此表示体现本主题的原理的说明性系统的概念视图。相似地，将理解，而无论计算机或处理器是否被明确示出，任何流程图表、流程图、状态转换图和伪代码等表示可基本上在计算机可读介质中表示并由这样的计算机或处理器执行的各种处理。
[0017]在本文档中，词语“示例性”在此使用以意味着“用作示例、实例或说明”。本主题在此描述为“示例性”的任何实施例或实施方式不一定被解释为比其他实施例优选或有利。
[0018]虽然公开容许各种修改和替代形式，但是公开的具体实施例在附图中以示例的方式被示出并且将在下面被详细描述。然而，应理解，它不意在将公开限制于所公开的特定形式，而是相反，公开将覆盖落入公开的范围内的所有修改、等同物和替代物。
[0019]术语“包括”、“包含”或它们的任何其他变化意在覆盖非排他性包含，使得包括一系列组件或步骤的设置、装置或方法不仅包括那些部件或步骤，而且可包括未明确列出的或者这样的设置或装置或方法固有的其他部件或步骤。换言之，在没有更多约束的情况下，系统或设备中以“包括
……”
开头的一个或多个元件不排除系统或设备中存在其他元件或附加元件。
[0020]本公开的至少一个实施例涉及计算机系统中的存储器控制器的刷洗(scrub)引擎。刷洗引擎用于在计算机系统中执行存储器刷洗。在本公开的一个实施例中，刷洗引擎的写入控制器被配置为执行计算机系统的存储器中的存储器位置的初始化。作为示例，存储器是易失性存储器(诸如，动态随机存取存储器(DRAM))。写入控制器确定用于执行初始化的触发。此外，写入控制器用预定义的数据来初始化存储器位置。本公开的至少一个实施例不需要缓存或转译后备缓冲器(TLB)来执行存储器初始化。因此，缓存污染和TLB污染可被避免。此外，在公开的至少一个实施例中，数据总线不需要执行存储器初始化。因此，计算机系统中的中央处理器(CPU)的使用可被减少，这还降低了计算机系统的功耗。
[0021]图1示出根据比较示例的用于执行存储器初始化的计算机系统100。计算机系统100包括中央处理器(CPU)101、缓存102、转译后备缓冲器(TLB)103、存储器控制器104和动态随机存取存储器(DRAM)105。存储器控制器104包括调度器107和刷洗引擎108。计算机系统100可包括其他组件。最初，计算机系统100可执行存储器分配。CPU 101从与计算机系统100相关联的存储器单元接收用于执行存储器初始化的数据。此外，CPU 101使用数据更新缓存102。TLB 103用于减少访问DRAM 105的存储器位置所花费的时间。缓存102将数据传递到存储器控制器104的调度器107。调度器107用于控制对DRAM 105执行的操作。数据被更新到DRAM 105，以完成存储器初始化的处理。存储器控制器104的刷洗引擎108用于执行存储器单元的存储器刷洗。
[0022]图2示出根据本公开的实施例的用于初始化DRAM中的一个或多个主存储器位置的计算机系统200的框图。计算机系统200包括CPU 201、缓存202、TLB 203、存储器控制器20本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于初始化存储器装置的存储器接口，所述存储器接口包括：控制电路，被配置为：确定是否已经发生用于初始化存储器装置中的一个或多个存储器位置的触发事件，并且在确定已经发生触发事件时用预定义数据来初始化存储器装置中的一个或多个存储器位置。2.根据权利要求1所述的存储器接口，还包括：缓存，连接到控制电路，并且控制电路在不使用缓存的情况下执行初始化。3.根据权利要求2所述的存储器接口，还包括：转译后备缓冲器，连接到缓存，并且控制电路在不使用转译后备缓冲器的情况下执行初始化。4.根据权利要求2所述的存储器接口，还包括：中央处理器，经由数据总线连接到缓存并且经由与数据总线分离的信号线连接到控制电路，并且控制电路响应于通过信号线从中央处理器接收到触发信号来确定已经发生触发事件。5.根据权利要求4所述的存储器接口，控制电路在不使用数据总线的情况下执行初始化。6.根据权利要求1至5中的任何一项所述的存储器接口，其中，存储器装置是动态随机存取存储器。7.根据权利要求1至5中的任何一项所述的存储器接口，其中，控制电路包括刷洗引擎，刷洗引擎被配置为：检测在所述一个或多个存储器位置中的给定存储器位置中的原始数据中是否已经发生错误，在检测到错误时将原始数据纠正为纠正后的数据，并且将纠正后的数据写入易失性存储器。8.根据权利要求7所述的存储器接口，其中，刷洗引擎在检测到空闲时间或对包括易失性存储器的计算机系统通电时检测是否已经发生错误。9.根据权利要求1至5中的任何一项所述的存储器接口，其中，触发事件指示以下项中的一个：i)对包括易失性存储器的计算机系统的通电，和ii)对从计算机系统中的应用接收的用于初始化所述一个或多个存储器位置的请求的识别。10.根据权利要求1至5中的任何一项所述的存储器接口，其中，控制电路被配置为基于与所述一个或多个存储器位置中的每个相关联的状态来初始化所述一个或多个存储器位置，其中，所述状态指示所述一个或多个存储器位置之中的对应存储器位置的初始化是否已经被执行。11.根据权利要求1至5中的任何一项所述的存储器接口，其中，控...

【专利技术属性】
技术研发人员：拉古，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：