发光二极管外延片及其制备方法、LED技术

本发明专利技术公开了一种发光二极管外延片及其制备方法、LED，所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、应力调控层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；所述应力调控层包括依次层叠在所述缓冲层上的A掺杂GaN层、Mg掺杂六方BN层、D掺杂GaN/InGaN超晶格层，其中A包括铬、钼、钨和钪中的一种或多种组合，D包括碳和/或氧。本发明专利技术提供的发光二极管外延片既能够降缓解Si衬底所带来的张应力，提高电流扩展能力，提高多量子阱层的晶体质量。高多量子阱层的晶体质量。高多量子阱层的晶体质量。

【技术实现步骤摘要】
发光二极管外延片及其制备方法、LED


[0001]本专利技术涉及光电
，尤其涉及一种发光二极管外延片及其制备方法、LED。

技术介绍

[0002]由于GaN单晶的价格限制和尺寸限制，目前GaN的生长通常采用异质外延方式。Si衬底是最普遍用于GaN生长的衬底，具有生产技术成熟、价格低、机械强度高、性价比高等优点。不过，由于Si衬底是一种绝缘体，无法制作垂直结构的器件，目前横向结构的LED是主流。由于横向结构LED芯片的P型电极和N型电极位于同一侧，且P型材料和N型材料的电导率不同，不可避免地存在电流拥堵效应，导致载流子分布不均和局部过热，降低器件效率和可靠性。

技术实现思路

[0003]本专利技术所要解决的技术问题在于，提供一种发光二极管外延片，其既能够降低电子泄漏，又能够提高空穴的注入效率，增加了电子和空穴在有源区的复合浓度，有效提升了发光二极管的光效，同时也降低了工作电压。
[0004]本专利技术所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得发光效率良好的发光二极管外延片。
[0005]为了解决上述技术问题，本专利技术提供了一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、应力调控层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；所述应力调控层包括依次层叠在所述缓冲层上的A掺杂GaN层、Mg掺杂六方BN层、D掺杂GaN/InGaN超晶格层，其中A包括铬、钼、钨和钪中的一种或多种组合，D包括碳和/或氧。r/>[0006]在一种实施方式中，所述A掺杂GaN层的A掺杂浓度为1
×
10
18
atoms/cm3~2
×
10
19
atoms/cm3；所述A掺杂GaN层的厚度为100nm~150nm。
[0007]在一种实施方式中，所述Mg掺杂六方BN层的厚度为100nm~500nm；所述Mg掺杂六方BN层的Mg掺杂浓度为1
×
10
16
atoms/cm3~2
×
10
17
atoms/cm3。
[0008]在一种实施方式中，所述D掺杂GaN/InGaN超晶格层包括交替层叠的D掺杂GaN层和InGaN层。
[0009]在一种实施方式中，所述D掺杂GaN/InGaN超晶格层的周期数为6~9。
[0010]在一种实施方式中，所述D掺杂GaN层的厚度为0.5nm~5nm；所述InGaN层的厚度为0.5nm~5nm；所述D掺杂GaN层的D掺杂浓度为1
×
10
17
atoms/cm3~2
×
10
18
atoms/cm3。
[0011]为解决上述问题，本专利技术还提供了一种发光二极管外延片的制备方法，包括以下步骤：S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、应力调控层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；所述应力调控层包括依次层叠在所述缓冲层上的A掺杂GaN层、Mg掺杂六方BN层、D掺杂GaN/InGaN超晶格层，其中A包括铬、钼、钨和钪中的一种或多种组合，D包括碳和/或氧。
[0012]在一种实施方式中，所述A掺杂GaN层的生长温度为900℃~1100℃；所述Mg掺杂六方BN层的生长温度为900℃~1100℃；所述D掺杂GaN/InGaN超晶格层的生长温度为800℃~1000℃。
[0013]在一种实施方式中，所述应力调控层的生长压力为50torr~300torr。
[0014]相应地，本专利技术还提供了一种LED，所述LED包括上述的发光二极管外延片。
[0015]实施本专利技术，具有如下有益效果：本专利技术提供的发光二极管外延片，其在缓冲层和非掺杂GaN层之间插入了具有特定结构的应力调控层，所述应力调控层包括A掺杂GaN层、Mg掺杂六方BN层、D掺杂GaN/InGaN超晶格层，其中A包括铬、钼、钨和钪中的一种或多种组合，D包括碳和/或氧。所述应力调控层中所述D掺杂GaN/InGaN超晶格层向Mg掺杂六方BN层之间施加压应力，所述Mg掺杂六方BN层向A掺杂GaN层施加压应力，从而最后应力调控层缓解GaN外延层与衬底产生的张应力。最终既能够降低电子泄漏，又能够提高空穴的注入效率，增加了电子和空穴在有源区的复合浓度，有效提升了发光二极管的光效，同时也降低了工作电压。
附图说明
[0016]图1为本专利技术提供的发光二极管外延片的结构示意图；图2为本专利技术提供的发光二极管外延片的制备方法的流程图；图3为本专利技术提供的发光二极管外延片的制备方法的步骤S2的流程图。
具体实施方式
[0017]为使本专利技术的目的、技术方案和优点更加清楚，下面对本专利技术作进一步地详细描述。
[0018]除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：本专利技术中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本专利技术保护范围的限制。
[0019]本专利技术中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
[0020]本专利技术中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
[0021]目前普遍使用的电子阻挡层，采用了高Al组分的AlGaN材料，利用其带隙宽、势垒高的特点，将电子限制在有源区内、阻挡电子泄露。但是这样的结构会阻碍空穴向有源区的注入，造成电子空穴复合效率降低，使对应发光二极管工作电压增大。
[0022]为解决上述问题，本专利技术提供了一种发光二极管外延片，如图1所示，包括衬底及依次层叠于所述衬底上的缓冲层、应力调控层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；所述应力调控层包括依次层叠在所述缓冲层上的A掺杂GaN层、Mg掺杂六方BN层、D
掺杂GaN/InGaN超晶格层，其中A包括铬、钼、钨和钪中的一种或多种组合，D包括碳和/或氧。
[0023]本专利技术提供的发光二极管外延片，其在缓冲层和非掺杂GaN层之间插入了具有特定结构的应力调控层，所述应力调控层包括A掺杂GaN层、Mg掺杂六方BN层、D掺杂GaN/InGaN超晶格层，其中A包括铬、钼、钨和钪中的一种或多种组合，D包括碳和/或氧。其中，所述D掺杂GaN/InGaN超晶格层向Mg掺杂六方BN层之间施加压应力，所述Mg掺杂六方BN层向A掺杂GaN层施加压应力，从而最后应力调控层缓解GaN外延层与衬底产生的张应力。
[0024]在一种实施方式中，所述A掺杂GaN层的A掺杂浓度为1
×
10
18
atoms/cm3~2
×
10
19
atoms/cm3；优选地，所述A掺杂GaN层的A掺杂浓度为2
×
10
18
atoms/cm3~1...

【技术保护点】

【技术特征摘要】
1.一种发光二极管外延片，其特征在于，包括衬底及依次层叠于所述衬底上的缓冲层、应力调控层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；所述应力调控层包括依次层叠在所述缓冲层上的A掺杂GaN层、Mg掺杂六方BN层、D掺杂GaN/InGaN超晶格层，其中A包括铬、钼、钨和钪中的一种或多种组合，D包括碳和/或氧。2.如权利要求1所述的发光二极管外延片，其特征在于，所述A掺杂GaN层的A掺杂浓度为1
×
10
18
atoms/cm3~2
×
10
19
atoms/cm3；所述A掺杂GaN层的厚度为100nm~150nm。3.如权利要求1所述的发光二极管外延片，其特征在于，所述Mg掺杂六方BN层的厚度为100nm~500nm；所述Mg掺杂六方BN层的Mg掺杂浓度为1
×
10
16
atoms/cm3~2
×
10
17
atoms/cm3。4.如权利要求1所述的发光二极管外延片，其特征在于，所述D掺杂GaN/InGaN超晶格层包括交替层叠的D掺杂GaN层和InGaN层。5.如权利要求4所述的发光二极管外延片，其特征在于，所述D掺杂GaN/InGaN超晶格层的周期数为6~9。6....

【专利技术属性】
技术研发人员：郑文杰，程龙，高虹，刘春杨，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：