一种LVDS、DA控制盒制造技术

本实用新型专利技术涉及通用测试技术领域，具体地说，涉及一种LVDS、DA控制盒；包括数字中频时钟源底板、ZYNQ核心板、DA功能子板的控制盒，通过设置外部时钟源信号输入接口、外部触发信号输入接口、外部中频信号输入输出接口、FMC连接器接口和LVDS输入输出接口与被测模块连接，在标准化的前提下通过通用连接器与被测模块连接，实现了控制盒与被测模块之间的完整通信，对被测模块LVDS通信控制和波形恢复，接收并发送被测模块需要用到的数据或信号波形，为被测模块的功能、性能指标分析提供评估数据。性能指标分析提供评估数据。性能指标分析提供评估数据。

【技术实现步骤摘要】
一种LVDS、DA控制盒


[0001]本技术涉及通用测试
，具体地说，涉及一种LVDS、DA控制盒。

技术介绍

[0002]在LVDS通信类模块的研制过程中，或在检验阶段缺乏专用的有效的功能测试条件和检验工具，致使研发人员无法准确的、直观的验证该模块的功能及性能指标，徒增研发和检验难度。市面上也缺乏专用的检测设备，如：LVDS通信类模块的激励信号、对该类总线接口的控制、对所接收信号的恢复等，通常这些配套设备价格昂贵，也缺乏专用的功能验证能力。

技术实现思路

[0003]本技术针对上述缺乏LVDS通信类模块专用的检测设备导致研发人员无法准确的、直观的验证该模块的功能及性能指标，徒增研发和检验难度的问题，提出一种LVDS、DA控制盒，包括数字中频时钟源底板、ZYNQ核心板、DA功能子板的控制盒，通过设置外部时钟源信号输入接口、外部触发信号输入接口、外部中频信号输入输出接口、FMC连接器接口和LVDS输入输出接口与被测模块连接，在标准化的前提下通过通用连接器与被测模块连接，实现了控制盒与被测模块之间的完整通信，对被测模块LVDS通信控制和波形恢复，接收并发送被测模块需要用到的数据或信号波形，为被测模块的功能、性能指标分析提供评估数据。
[0004]本技术具体实现内容如下：
[0005]一种LVDS、DA控制盒，与被测模块、上位机连接，所述控制盒包括设置在所述控制盒内部的数字中频时钟源底板、ZYNQ核心板、DA功能子板；所述ZYNQ核心板通过板载连接器与所述数字中频时钟源底板连接；所述DA功能子板通过FMC连接器与所述数字中频时钟源底板连接；
[0006]所述ZYNQ核心板包括网络接口，并通过所述网络接口与所述上位机连接，用于将从所述上位机接收的控制指令和数据通过所述板载连接器的LVDS接口发送至所述数字中频时钟源底板；
[0007]所述数字中频时钟源底板包括外部时钟源信号输入接口、外部触发信号输入接口、外部中频信号输入输出接口、FMC连接器接口、LVDS输入输出接口；
[0008]所述LVDS输入输出接口与所述板载连接器的LVDS接口连接；所述FMC连接器接口与所述FMC连接器连接；
[0009]所述外部时钟源信号输入接口输入外部时钟源信号；所述外部触发信号输入接口输入外部触发信号；所述外部数字中频信号输入输出接口输入或输出外部数字中频信号；
[0010]所述数字中频时钟源底板用于根据所述控制指令和数据生成波形控制信号，并根据所述波形控制信号，生成基带激励信号；
[0011]所述DA功能子板包括多个DA输出接口；多个所述DA输出接口与所述被测模块连
接，用于根据所述基带激励信号恢复所述外部数字中频信号的波形，并传输至所述被测模块。
[0012]为了更好地实现本技术，进一步地，所述控制盒的前面板上包括时钟源输出接口、LVDS数字中频输入接口、LVDS数字中频输出接口、触发信号接口、模拟中频输出接口；
[0013]所述时钟源输出接口与所述被测模块的时钟输入接口连接，并通过SMA射频线缆与所述外部时钟源信号输入接口连接；
[0014]所述LVDS数字中频输入接口与所述被测模块的LVDS输出接口连接，并通过SMA射频线缆与所述LVDS输入输出接口连接；
[0015]所述LVDS数字中频输出接口与所述被测模块的LVDS输入接口连接，并通过SMA射频线缆与所述LVDS输入输出接口连接；
[0016]所述触发信号接口通过SMA射频线缆与所述外部触发信号输出接口连接；
[0017]所述模拟中频输出接口与所述被测模块的中频输入接口连接，并通过SMA射频线缆与所述外部中频信号输入接口连接。
[0018]为了更好地实现本技术，进一步地，所述时钟源输出接口包括CLK1接口、CLK2接口、CLK3接口、CLK4接口、CLK5接口、CLK6接口、CLK7接口、CLK8接口；
[0019]所述CLK1接口、CLK2接口、CLK3接口和CLK4接口输入0dBm/100MHz时钟源信号；
[0020]所述CLK5接口、CLK6接口、CLK7接口和CLK8接口输入
‑
13dBm/100MHz时钟源信号。
[0021]为了更好地实现本技术，进一步地，所述LVDS数字中频输入接口包括CH1+/CH1
‑
接口、CH2+/CH2
‑
接口、CH3+/CH3
‑
接口、CH4+/CH4
‑
接口、CH5+/CH5
‑
接口、CH6+/CH6
‑
接口。
[0022]为了更好地实现本技术，进一步地，所述LVDS数字中频输出接口包括CH7+/CH7
‑
接口、CH8+/CH8
‑
接口、CH9+/CH9
‑
接口、CH10+/CH10
‑
接口、CH11+/CH11
‑
接口、CH12+/CH12
‑
接口。
[0023]为了更好地实现本技术，进一步地，所述触发信号接口包括TGR接口、CLK
‑
IN接口、触发信号备用接口；
[0024]所述TGR接口通过SMA射频线缆与所述外部触发信号输出接口连接；
[0025]所述CLK
‑
IN接口与外部的时钟输出接口连接。
[0026]为了更好地实现本技术，进一步地，所述模拟中频输出接口包括DA1接口、DA2接口、DA3接口、DA4接口、DA5接口、DA6接口；
[0027]所述DA1接口、DA2接口、DA3接口、DA4接口、DA5接口、DA6接口与所述被测模块的模拟中频输入接口连接或与外部标准测量仪器连接。
[0028]为了更好地实现本技术，进一步地，所述控制盒的后面板包括电源开关、电源输入插座、电源指示灯、通信状态灯、调试串口、网络接口、接地柱；
[0029]所述电源开关与所述电源输入插座连接，用于控制电源的接通和断开；
[0030]所述电源输入插座与外部电源和电源适配器输出插头连接，用于将从所述电源适配器转换的DC12V电源引入控制盒；
[0031]所述电源指示灯与所述电源连接，用于指示所述电源状态；
[0032]所述通信状态灯与所述数字中频时钟源底板连接，用于显示所述控制盒的通信状态；
[0033]所述调试串口与外部的调试设备连接，用于抓取调试数据。
[0034]为了更好地实现本技术，进一步地，所述数字中频时钟源底板包括FPGA芯片；所述FPGA芯片为XC7K325T芯片。
[0035]为了更好地实现本技术，进一步地，所述ZYNQ核心板为XC7Z010核心板。
[0036]本技术具有以下有益效果：
[0037]（1）本技术通过外部射频连接器实现与被测模块的信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LVDS、DA控制盒，与被测模块、上位机连接，其特征在于，所述控制盒包括设置在所述控制盒内部的数字中频时钟源底板、ZYNQ核心板、DA功能子板；所述ZYNQ核心板通过板载连接器与所述数字中频时钟源底板连接；所述DA功能子板通过FMC连接器与所述数字中频时钟源底板连接；所述ZYNQ核心板包括网络接口，并通过所述网络接口与所述上位机连接，用于将从所述上位机接收的控制指令和数据通过所述板载连接器的LVDS接口发送至所述数字中频时钟源底板；所述数字中频时钟源底板包括外部时钟源信号输入接口、外部触发信号输入接口、外部中频信号输入输出接口、FMC连接器接口、LVDS输入输出接口；所述LVDS输入输出接口与所述板载连接器的LVDS接口连接；所述FMC连接器接口与所述FMC连接器连接；所述外部时钟源信号输入接口输入外部时钟源信号；所述外部触发信号输入接口输入外部触发信号；所述外部中频信号输入输出接口输入或输出外部数字中频信号；所述数字中频时钟源底板用于根据所述控制指令和所述数据生成波形控制信号，并根据所述波形控制信号生成基带激励信号；所述DA功能子板包括多个DA输出接口；多个所述DA输出接口与所述被测模块连接，用于根据所述基带激励信号恢复所述外部数字中频信号的波形，并传输至所述被测模块。2.如权利要求1所述的一种LVDS、DA控制盒，其特征在于，所述控制盒的前面板上包括时钟源输出接口、LVDS数字中频输入接口、LVDS数字中频输出接口、触发信号接口、模拟中频输出接口；所述时钟源输出接口与所述被测模块的时钟输入接口连接，并通过SMA射频线缆与所述外部时钟源信号输入接口连接；所述LVDS数字中频输入接口与所述被测模块的LVDS输出接口连接，并通过SMA射频线缆与所述LVDS输入输出接口连接；所述LVDS数字中频输出接口与所述被测模块的LVDS输入接口连接，并通过SMA射频线缆与所述LVDS输入输出接口连接；所述触发信号接口通过SMA射频线缆与所述外部触发信号输入接口连接；所述模拟中频输出接口与所述被测模块的中频输入接口连接，并通过SMA射频线缆与所述外部中频信号输入接口连接。3.如权利要求2所述的一种LVDS、DA控制盒，其特征在于，所述时钟源输出接口包括CLK1接口、CLK2接口、CLK3接口、CLK4接口、CLK5接口、CLK6接口、CLK7接口、CLK8接口；所述CLK1接口、CLK2接口、CLK3接口和CLK4接口输入0dBm/100MHz时钟源信号；所述CLK5接口、CLK6接口、CLK7接口和CLK8接口输入
‑
13dBm/100MHz时钟...

【专利技术属性】
技术研发人员：梁红波，宾青松，李桂兴，
申请(专利权)人：成都能通科技股份有限公司，
类型：新型
国别省市：