一种多通道的数据采集处理模块制造技术

本实用新型专利技术涉及信号采集处理技术领域，具体地说，涉及一种多通道的数据采集处理模块；通过时钟生成处理模块生成三种时钟信号，在FMC接口模块类型匹配的情况下，通过更换不同的ADC子卡模块，满足了不同的采样率需求，同时通过包括PCIE模块和GTH模块的VPX背板与VPX控制器、VPX存储模块、数据采集模块连接，实现了长时间的数据采集、存储，以及对机载和地面等射频信号的侦测。射频信号的侦测。射频信号的侦测。

【技术实现步骤摘要】
一种多通道的数据采集处理模块


[0001]本技术涉及信号采集处理
，具体地说，涉及一种多通道的数据采集处理模块。

技术介绍

[0002]数据采集处理模块主要应用于机载雷达、无线电管理以及信号对抗等。通常的做法是根据特定的应用对象设计一套对应的采集设备，该种方式虽然能针对特定的应用对象解决特定的问题；但是，该种方案不仅成本高昂，而且极其不灵活。很多场景中，使用人员希望仅更换其中某一个小部件就能实现不同功能的无缝切换，以此达到高效、便捷。
[0003]此外，在使用场景中，很多时候希望数据采集处理设备与被测设备的时钟同源同相；有时希望数据采集处理设备与被测设备独立使用时钟源，但数据采集处理设备各个通道间同源同相；以及数据采集处理设备通道间非同源同相异步工作（被测对象处于两个不同的时钟源）。设备拓展性较差，不能同时兼顾与控制器的数据交互以及与存储设备的数据交互。存在针对不同的被测设备，数据采集处理设备不够灵活、不能满足不同时钟源场景的自由切换、不能兼顾与控制器与存储模块的交互的问题。

技术实现思路

[0004]本技术针对上述数据采集处理设备不够灵活、不能满足不同时钟源场景的自由切换、兼顾与控制器与存储模块的交互的问题，提出一种多通道的数据采集处理模块及数据转发板，通过设置时钟生成处理模块生成三种时钟信号，在FMC接口模块类型匹配的情况下，通过更换不同的ADC子卡模块，满足了不同的采样率需求，同时设置包括PCIE模块和GTH模块的VPX背板与VPX控制器、VPX存储模块和数据采集模块连接，实现了长时间的数据采集、存储，以及对机载和地面等射频信号的侦测。
[0005]本技术具体实现内容如下：
[0006]一种多通道的数据采集处理模块，包括FPGA模块、FMC接口模块、ADC子卡模块、时钟生成处理模块、VPX背板和用于供电的电源模块，多通道的ADC子卡模块通过FMC接口模块与FPGA模块通信，FPGA模块与VPX背板中PCIE模块、GTH模块通信；
[0007]所述时钟生成处理模块具有向所述ADC子卡模块提供三种时钟信号的三条时钟信号通道：第一时钟信号通道、第二时钟信号通道、第三时钟信号通道；
[0008]所述时钟生成处理模块包括时钟源、第一时钟缓冲器、时钟芯片、第二时钟缓冲器、第一SMA接口、第一巴伦调理电路、第二SMA接口、第二巴伦调理电路；
[0009]所述时钟源、第一时钟缓冲器、时钟芯片、第二时钟缓冲器依次连接构成第一时钟信号通道，并通过所述FMC接口模块与所述ADC子卡模块连接；
[0010]所述第一SMA接口、第一巴伦调理电路、第二时钟缓冲器依次连接构成第二时钟信号通道，并通过所述FMC接口模块与所述ADC子卡模块连接；
[0011]所述第二SMA接口、第二巴伦调理电路依次连接构成第三时钟信号通道，并直接与
所述ADC子卡模块连接。
[0012]为了更好地实现本技术，进一步地，所述ADC子卡模块包括ADC模块、第三时钟缓冲器；
[0013]所述第三时钟缓冲器的第一输入端与所述第二时钟缓冲器的输出端连接，所述第三时钟缓冲器的第二输入端与所述第二巴伦调理电路的输出端连接；
[0014]所述第三时钟缓冲器的输出端与所述ADC模块的输入端连接。
[0015]为了更好地实现本技术，进一步地，所述ADC子卡模块还包括第六电源转换单元；
[0016]所述第六电源转换单元的输入端与第二转换单元的输出端连接，所述第六电源转换单元的输出端与所述ADC模块的输入端连接。
[0017]为了更好地实现本技术，进一步地，所述ADC模块包括两条信号采集通道，所述两条信号采集通道均包括第三SMA接口、第三巴伦调理电路、匹配电路；
[0018]所述第三SMA接口的输入端输入被测信号，所述第三SMA接口的输出端与所述第三巴伦调理电路的输入端连接；
[0019]所述匹配电路的输入端与所述第三巴伦调理电路的输出端连接，所述匹配电路的输出端与所述ADC模块连接。
[0020]为了更好地实现本技术，进一步地，所述ADC模块还包括一条同步采集通道，所述同步采集通道包括第四SMA接口；
[0021]所述第四SMA接口的输入端输入COMS触发信号，输出端通过所述FMC接口模块与所述ADC模块连接。
[0022]为了更好地实现本技术，进一步地，所述电源模块包括第一电源转换单元、第二电源转换单元、第三电源转换单元、第四电源转换单元、第五电源转换单元；
[0023]所述第一电源转换单元的输入端与外部输入电源连接，输出端与所述FPGA模块、所述第三电源转换单元、所述第四电源转换单元、所述第五电源转换单元连接；
[0024]所述第三电源转换单元的输出端、所述第四电源转换单元的输出端、所述第五电源转换单元的输出端与所述FPGA模块连接；
[0025]所述第二电源转换单元的输入端与所述外部输入电源连接，输出端通过所述FMC接口模块与所述ADC模块连接。
[0026]为了更好地实现本技术，进一步地，所述第一电源转换单元、所述第二电源转换单元为LTM4644IY芯片；
[0027]所述第三电源转换单元、所述第四电源转换单元、所述第五电源转换单元为TPS74401芯片。
[0028]为了更好地实现本技术，进一步地，所述数据采集处理模块还包括DDR3缓存单元；
[0029]所述DDR3缓存单元通过DATA总线与所述FPGA模块连接。
[0030]为了更好地实现本技术，进一步地，所述VPX背板还包括P0端口、P1端口、P2端口；
[0031]所述P0端口与所述FPGA模块、所述电源模块、FMC接口模块连接；
[0032]所述P1端口通过PCIE总线与所述FPGA模块连接；
[0033]所述P2端口通过所述GTH总线与所述FPGA模块连接。
[0034]为了更好地实现本技术，进一步地，所述第一时钟缓冲器、所述第二时钟缓冲器为ADCLK950芯片；所述时钟芯片为AD9516芯片。
[0035]为了更好地实现本技术，进一步地，所述第三时钟缓冲器ADCLK950芯片；所述ADC模块为ADS4249芯片。
[0036]为了更好地实现本技术，进一步地，所述第六电源转换单元为TPS74401芯片。
[0037]本技术具有以下有益效果：
[0038]（1）本技术通过设置时钟生成处理模块生成三种时钟信号，在FMC接口模块类型匹配的情况下，通过更换不同的ADC子卡模块，满足了不同的采样率需求。
[0039]（2）本技术通过设置包括PCIE模块和GTH模块的VPX背板与VPX控制器和VPX存储模块连接，实现了长时间的数据采集、存储，以及对机载和地面等射频信号的侦测。
[0040]（3）本专利技术时钟生成处理模块采用2片ADCLK950芯片和1片AD9516芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道的数据采集处理模块，包括FPGA模块、FMC接口模块、ADC子卡模块、时钟生成处理模块、VPX背板和用于供电的电源模块，多通道的ADC子卡模块通过FMC接口模块与FPGA模块通信，FPGA模块与VPX背板中PCIE模块、GTH模块通信；其特征在于，所述时钟生成处理模块具有向所述ADC子卡模块提供三种时钟信号的三条时钟信号通道：第一时钟信号通道、第二时钟信号通道、第三时钟信号通道；所述时钟生成处理模块包括时钟源、第一时钟缓冲器、时钟芯片、第二时钟缓冲器、第一SMA接口、第一巴伦调理电路、第二SMA接口、第二巴伦调理电路；所述时钟源、第一时钟缓冲器、时钟芯片、第二时钟缓冲器依次连接构成第一时钟信号通道，并通过所述FMC接口模块与所述ADC子卡模块连接；所述第一SMA接口、第一巴伦调理电路、第二时钟缓冲器依次连接构成第二时钟信号通道，并通过所述FMC接口模块与所述ADC子卡模块连接；所述第二SMA接口、第二巴伦调理电路依次连接构成第三时钟信号通道，并直接与所述ADC子卡模块连接。2.如权利要求1所述的一种多通道的数据采集处理模块，其特征在于，所述ADC子卡模块包括ADC模块、第三时钟缓冲器；所述第三时钟缓冲器的第一输入端与所述第二时钟缓冲器的输出端连接，所述第三时钟缓冲器的第二输入端与所述第二巴伦调理电路的输出端连接；所述第三时钟缓冲器的输出端与所述ADC模块的输入端连接。3.如权利要求2所述的一种多通道的数据采集处理模块，其特征在于，所述ADC子卡模块还包括第六电源转换单元；所述第六电源转换单元的输入端与第二转换单元的输出端连接，所述第六电源转换单元的输出端与所述ADC模块的输入端连接。4.如权利要求2所述的一种多通道的数据采集处理模块，其特征在于，所述ADC模块包括两条信号采集通道，所述两条信号采集通道均包括第三SMA接口、第三巴伦调理电路、匹配电路；所述第三SMA接口的输入端输入被测信号，所述第三SMA接口的输出端与所述第三巴伦调理电路的输入端连接；所述匹配电路的输入端与所述第三巴伦调理电路的输出端连接，所述匹配电路的输出端与所述ADC模块连接。5.如权利要求2所述的一种多通道的数据采集处理模块，其特征在于，所述ADC模块还包...

【专利技术属性】
技术研发人员：黄明，唐承苗，王勇，
申请(专利权)人：成都能通科技股份有限公司，
类型：新型
国别省市：