电感器以及提高电感器的品质因子的方法技术

本发明专利技术中公开了一种电感器，该电感器包括：半导体衬底、至少一层金属层、电感线圈和用于隔绝基底噪声的保护环；所述电感线圈，设置于所述电感器的顶层的金属层中；所述保护环的侧壁的底部设置于所述半导体衬底之上，所述保护环的侧壁的顶部通过通孔与所述电感器的第一金属层连接，且所述保护环的侧壁环绕于所述电感线圈在所述半导体衬底上的垂直投影的四周。本发明专利技术中还公开一种提高电感器的品质因子的方法。通过使用上述的电感器和提高电感器的品质因子的方法，可有效地提高电感器的品质因子，改善半导体元器件的电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体元器件的制造技术，尤其是指一种电感器以及提高电感器的品 质因子的方法。
技术介绍
在现有的半导体元器件的制造技术中，平面电感器(Planar inductor)是 射频(RF)集成电路(IC)中重要的组成部分，例如，在电压控制振荡器(VCO，Voltage Controlled Oscillators)，低噪声放大器(LNA, Low-Noise Amplifiers)、混频器(Mixer) 等射频集成电路中均需使用平面电感器。而在所述的平面电感器中，最常用的有差分电感 器(Differential Inductor)和 3 端子差分电感器(3-terminal Differential Inductor) 等电感器。电感器一般可用于阻抗转换(Impedance Transformation)以及射频集成电路之 上的频率调谐。相对于其它的组件来说，电感器将占用较大的基片面积，而电感器所占用的 较大的面积将在高频下使得该电感器与硅基底之间的寄生电容(Parasitic Capacitance) 也较大，从而导致了基底噪声，与此同时，该基底噪声也将对电感器的品质因子(Quality Factor)造成不良影响。对于电感器来说，品质因子是一个很重要的参数。所述品质因子是 电感器中存储的能量与损失的能量的比值，电感器的品质因子越高，则表明该电感器的功 耗越小、效率越高。由于品质因子的大小将对相位噪声和电路的性能产生较大的影响，因此 越来越多的研究者开始关注于如何尽可能地提高电感器的品质因子。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种电感器以及提高电感器的品质因子的 方法，从而有效地提高电感器的品质因子。为达到上述目的，本专利技术中的技术方案是这样实现的一种电感器，包括半导体衬底、至少一层金属层和电感线圈，该电感器还包括用 于隔绝基底噪声的保护环；所述电感线圈，设置于所述电感器的顶层的金属层中；所述保护环的侧壁的底部设置于所述半导体衬底之上，所述保护环的侧壁的顶部 通过通孔与所述电感器的第一金属层连接，且所述保护环的侧壁环绕于所述电感线圈在所 述半导体衬底上的垂直投影的四周。所述保护环的侧壁竖直设置于所述半导体衬底与第一金属层之间。所述保护环的侧壁所围成的底面为矩形。所述矩形为正方形。所述电感线圈与所述保护环的侧壁在水平方向上的距离相等。所述电感线圈与所述保护环的侧壁在水平方向上的距离为0 30微米。所述电感线圈与所述保护环的侧壁在水平方向上的距离为30微米。所述电感器为差分电感器或3端子差分电感器。本专利技术中还提供了一种提高电感器的品质因子的方法，该方法包括在所述电感器的顶层的金属层中设置一个电感线圈；在所述电感器中设置一个用于隔绝基底噪声的保护环，所述保护环的侧壁的底部 设置于所述电感器的衬底之上，所述保护环的侧壁的顶部通过通孔与所述电感器的第一金 属层连接，且所述保护环的侧壁环绕于所述电感线圈在半导体衬底上的垂直投影的四周。综上可知，本专利技术中提供了一种。在所 述的中，由于在电感器中加入了一个保护环，可 以有效地隔绝基底噪声，从而有效地提高了电感器的品质因子。附图说明图1为本专利技术中具有保护环的差分电感器的俯视图。图2为本专利技术中具有保护环的3端子差分电感器的俯视图。图3为本专利技术中提高电感器的品质因子的方法的流程示意图。具体实施例方式为使本专利技术的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体 实施例对本专利技术再作进一步详细的说明。在本专利技术的技术方案中，将通过在电感器中设置一个保护环的方式，从而有效地 提高电感器的品质因子。为了叙述的方便，以下将以差分电感器和3端子差分电感器为例对本专利技术的技术 方案进行说明。实施例一图1为本专利技术中具有保护环的差分电感器的俯视图。如图1所示，所述差分电感 器为线宽为15微米(ym)的具有3个线圈的差分电感器，具有2个端子(即端子102和端 子103)。在本专利技术的技术方案中，该差分电感器的各线圈之间的间隔为1.5μπι，该差分电 感器中的电感线圈100的半径R为50μπι。该差分电感器可通过0. 16μπι半导体工艺制成。 图1中所示的虚线框104为填充物阻挡层(dummy block layer)，用于防止在制造过程中在 所述差分电感器部分加入不需要的金属。另外，所述差分电感器的电感线圈100设置于半 导体器件(即所述电感器)的顶层的金属层中(图1中未示出)。例如，如果某个半导体 器件中具有3层金属层，且所述3层金属层按照金属层与半导体衬底的距离从小到大的顺 序，分别为第一金属层(Ml，Metal 1)、第二金属层(M2)和第三金属层(M3)，则所述差分电 感器的电感线圈100位于第三金属层中。在本专利技术的技术方案中，在上述差分电感器中设置了一个保护环 (Guardring)101，用于隔离基底噪声，从而提高差分电感器的品质因子。该保护环101由P 型衬底材料(p-sub)制成，该保护环101具有设置于所述半导体衬底(例如，P型衬底)与 第一金属层之间的侧壁，所述保护环101的侧壁的底部设置于所述半导体衬底之上，而所 述保护环101的侧壁的顶部通过通孔与第一金属层相连接(图1中未示出)，且所述保护环 101的侧壁环绕于所述电感线圈100在半导体衬底上的垂直投影的四周；所述保护环101的侧壁所围成的底面为矩形或其它几何形状(例如，正多边形、椭圆等中心对称或轴对称 的几何形状)，较佳的，所述矩形为正方形。该保护环101的侧壁可竖直设置于所述半导体 衬底与第一金属层之间，例如，该保护环101可具有四个竖直放置且相互衔接的侧壁，如图 1所示。所述差分电感器的电感线圈100与所述保护环101的侧壁在水平方向上的距离可 以相等，也可以不相等，可根据实际应用情况而预先设定。例如，如图1所示，图1中所示的 Cl1与d2可以相等，也可以不相等。较佳的,Cl1 = d2 = d，且所述距离d也可根据实际应用情 况而预先设定。一般情况下，所述屯、d2或d的取值范围为0 30 μ m，例如，所述的dp d2 或d可以是0 μ m、10 μ m、20 μ m或30 μ m。此外，所述保护环的四个侧壁的厚度w为1 μ m。 在本专利技术的技术方案中，在设置了上述保护环后，可对上述具有保护环的差分电 感器的相关参数进行测量，并根据测量结果进行计算后得到该差分电感器的品质因子。具 体来说，可先使用半自动探针台(Cascade semi-auto probe station)对电感器的S参数 (Scattering Parameters) Sd (所述S参数包括Sl 1、S21、S12、S22)进行测量，并通过如下 所述的公式，计算得到电感Ld和品质因子Qd Γ 。 (511-^12-^21 + 522)( Λ、Sd = ------( 1 )2DZ0D(1 + ^) 1-&Ld(3)α=^f⑷real (Zd)其中，所述f为频率；所述Zd为阻抗；imag(Zd)表示Zd的虚部，real (Zd)表示Zd的 实部。在本专利技术的技术方案中，根据上述的计算公式并通过实际的试验测试过程可知， 上述的距离Clpd2或d与所述差分电感器的品质因子具有一定的关联性。例如，当Clp本文档来自技高网...

【技术保护点】
一种电感器，包括半导体衬底、至少一层金属层和电感线圈，其特征在于，该电感器还包括：用于隔绝基底噪声的保护环；所述电感线圈，设置于所述电感器的顶层的金属层中；所述保护环的侧壁的底部设置于所述半导体衬底之上，所述保护环的侧壁的顶部通过通孔与所述电感器的第一金属层连接，且所述保护环的侧壁环绕于所述电感线圈在所述半导体衬底上的垂直投影的四周。

【技术特征摘要】

【专利技术属性】
技术研发人员：何丹，程仁豪，包自意，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]