半导体装置及存储电路测试方法制造方法及图纸

本公开涉及半导体装置及存储电路测试方法。在安装在半导体装置中的SRAM电路中，电源电压降低电路生成通过降低外部电源电压而获得的降低电压。第一电源电压选择电路选择所述外部电源电压和所述降低电压中的一个电压作为供应给字线驱动器的驱动电压。第二电源电压选择电路选择所述外部电源电压和所述降低电压中的一个电压作为向存储单元供应操作电压的电源线的电压。的电源线的电压。的电源线的电压。

【技术实现步骤摘要】
半导体装置及存储电路测试方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年12月27日提交的日本专利申请No.2021
‑
212146的优先权，该申请的内容在此通过引用并入本申请。

技术介绍

[0003]本公开涉及一种半导体装置和SRAM电路测试方法，例如，涉及一种用于预测静态随机存取存储器(SRAM)的寿命的技术。
[0004]例如，日本专利申请公开No.2017
‑
173242(专利文献1)已经被公知为用于在半导体装置发生故障之前通知用户半导体装置可能发生故障的技术。
[0005]具体地，本文献中公开的半导体装置包括功能单元和寿命预测电路。多个功能单元中的一个功能单元为中央处理电路。寿命预测电路通过降低半导体装置的电源电压并执行关于功能单元的测试来获取该功能单元的劣化程度。当劣化程度超过预定阈值时，寿命预测电路通知用户正接近半导体装置的寿命。

技术实现思路

[0006]就日本专利申请公开No.2017
‑
173242(专利文献1)中公开的技术而言，在执行劣化预测测试时需要降低整个半导体装置的电源电压。因此，仅当半导体装置通电时才能执行劣化预测测试，并且当用户使用半导体装置时不能测试该半导体装置的劣化程度。
[0007]从本说明书和附图的描述中，其他问题和新颖特征将是显而易见的。
[0008]根据一个实施例，一种被安装在半导体装置中的SRAM电路包括电源电压降低电路、第一电源电压选择电路、第二电源电压选择电路。电源电压降低电路生成通过降低外部电源电压而获得的降低电压。第一电源电压选择电路选择外部电源电压和降低电压中的一个电压作为被供应给字线驱动器的驱动电压。第二电源电压选择电路选择外部电源电压和降低电压中的一个电压作为电源线的电压，该电源线向存储单元供应操作电压。
[0009]根据上述实施例，可以在用户使用被安装在半导体装置中的SRAM电路时执行其劣化程度测试。
附图说明
[0010]图1是示意性地示出了SRAM电路的总体配置的视图。
[0011]图2是以表格形式总结根据各操作模式的字线WL和电源线PL的电势的视图。
[0012]图3是用于说明在读取数据时向电源线施加降低电压的效果的图。
[0013]图4是用于说明在写入数据时向字线施加降低电压的效果的图。
[0014]图5是示出了图1的电源电压降低电路和电源电压选择电路中的每个电路配置的一个示例的电路图。
[0015]图6是示出了根据第一实施例的半导体装置的总体配置的框图。
[0016]图7是示出了用于通电诊断的过程的流程图。
[0017]图8是示出了用于运行时(runtime)诊断的过程的流程图。
[0018]图9A是用于说明用于执行图8中的劣化预测测试的过程的一个示例的图。
[0019]图9B是用于说明用于执行图8中的劣化预测测试的过程的一个示例的图。
[0020]图9C是用于说明用于执行图8中的劣化预测测试的过程的一个示例的图。
[0021]图9D是用于说明用于执行图8中的劣化预测测试的过程的一个示例的图。
[0022]图10是用于说明第一实施例的效果的图。
[0023]图11是示出了根据第二实施例的SRAM电路100A中的电源电压降低电路的配置的一个示例的视图。
[0024]图12是用于说明根据测试模式信号TM1、TM2的降低电压的大小的图。
[0025]图13是示出了根据第二实施例的半导体装置的总体配置的框图。
[0026]图14是示出了第二实施例中用于运行时诊断的过程的流程图。
[0027]图15是用于说明SRAM电路的故障定时的预测方法的图。
[0028]图16是示出了主控制器预测图13中的半导体装置的故障时间的过程的流程图。
具体实施方式
[0029]在下文中，将参考附图详细描述关于SRAM的劣化预测的每个实施例。顺便提及，相同或对应的部件由相同的附图标记表示，并且可以不重复其描述。
[0030]<第一实施例>
[0031][SRAM的示意性配置][0032]图1是示意性地示出了SRAM电路的总体配置的视图。在本说明书中，SRAM电路也被称为SRAM宏(MACRO)。
[0033]如图1所示，SRAM电路100包括存储单元阵列10，其中存储单元MC以矩阵形式布置。在图1的示例中，提供了具有(n+1)行和(m+1)列的存储单元MC。在下文中，存储单元阵列10的行方向也将被称为X方向，并且存储单元阵列10的列方向也被称为Y方向。稍后将参考图3描述每个存储单元MC的详细配置。
[0034]字线WL0至WLn被设置为对应于存储单元阵列10的行。字线WL0至WLn电连接到对应行的相应存储单元MC。位线对BL0、/BL0至BLm、/BLm被设置为对应于存储单元阵列10的列。位线对BL0、/BL0至BLm、/BLm中的每个位线对电连接到对应列的每个存储单元MC。此外，电源线PL0至PLm被设置为对应于存储单元阵列10的列。电源线PL0至PLm中的每个电源线向对应列的每个存储单元MC供应操作电压。顺便提及，如稍后所描述，可以选择性地供应外部电源电压VDD和通过降低外部电源电压VDD而获得的降低电压VDD
‑
α作为操作电压。
[0035]在以下描述中，当字线WL0至WLn被统称为字线WL时，或者当指示它们中的任何一个时，字线WL0至WLn被称为字线WL。当位线对BL0、/BL0至BLm、/BLm被统称为位线对BL、/BL时，或者当指示任何一对时，位线对BL0、/BL0至BLm、/BLm被称为位线对BL、/BL。当电源线PL0至PLm被统称为电源线PL时，或者当指示它们中的任何一个时，电源线PL0至PLm被称为电源线PL。
[0036]SRAM电路100包括行解码器(ROW DECODER)21和字线驱动器WD0至WDn以控制字线WL。行解码器21根据行地址信号RA生成行选择信号。字线驱动器WD0至WDn中的每个字线驱动器根据行选择信号将字线WL0至WLn中的每个对应字线驱动至电源电压。字线驱动器WD0
至WDn连接到电源线25，从而接收电源电压的供应。如稍后所描述，被供应给字线驱动器WD0至WDn的电源电压也可以从外部电源电压VDD和通过降低外部电源电压VDD而获得的降低电压VDD
‑
α中选择。顺便提及，在以下描述中，当字线驱动器WD0至WDn被统称为字线驱动器WD时，或者当指示其中任何一个时，字线驱动器WD0至WDn被称为字线驱动器WD。
[0037]此外，SRAM电路100包括列解码器(COLUMN DECODER)22、写入电路(WRITE CIRCUIT)23和读取电路(READ CIRCUIT)24。这些被设置用于控制上述位线对BL、/BL的电压。具体地，列解码器22根本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括基于外部电源电压操作的静态随机存取存储器SRAM电路，其中所述SRAM电路包括：第一位线对，在第一方向上延伸；第一字线，在与所述第一方向交叉的第二方向上延伸；第一字线驱动器，驱动所述第一字线；第一存储单元，被电连接到所述第一位线对和所述第一字线；第一电源线，向所述第一存储单元供应操作电压；电源电压降低电路，生成通过降低所述外部电源电压而获得的降低电压；第一电源电压选择电路，选择所述外部电源电压和所述降低电压中的一个电压作为所述第一字线驱动器的驱动电压；以及第二电源电压选择电路，选择所述外部电源电压和所述降低电压中的一个电压作为被供应给所述第一电源线的所述操作电压。2.根据权利要求1所述的半导体装置，其中所述SRAM电路还包括控制所述SRAM电路的操作的内部控制器，其中当在测试模式下将数据写入到所述第一存储单元中时，所述内部控制器使所述第一电源电压选择电路选择所述降低电压作为所述第一字线驱动器的所述驱动电压，并且选择所述外部电源电压作为被供应给所述第一电源线的电压，并且其中当在所述测试模式下从所述第一存储单元读取所述测试数据时，所述内部控制器使所述第一电源电压选择电路选择所述外部电源电压作为所述第一字线驱动器的所述驱动电压，并且使所述第二电源电压选择电路选择所述降低电压作为被供应给所述第一电源线的电压。3.根据权利要求2所述的半导体装置，其中所述SRAM电路包括：第二位线对，在所述第一方向上延伸；第二存储单元，被电连接到所述第二位线对和所述第一字线；第二电源线，向所述第二存储单元供应操作电压；第三电源电压选择电路，选择所述外部电源电压或所述降低电压中的一个电压作为被供应给所述第二电源线的操作电压，以及其中当在所述测试模式下从所述第一存储单元读取所述测试数据时，所述内部控制器使所述第三电源电压选择电路选择所述降低电压作为被供应给所述第二电源线的电压。4.根据权利要求2所述的半导体装置，其中所述电源功率降低电路能够选择第一降低电压或低于所述第一降低电压的第二降低电压作为所述降低电压。5.根据权利要求4所述的半导体装置，还包括内置自测试BIST电路，其中所述BIST电路确定在所述测试模式下写入到所述第一存储单元中的测试数据是否与在所述测试模式下在写入所述测试数据之后从所述第一存储单元读取的所述测试数据相匹配，并且输出确定结果。6.根据权利要求5所述的半导体装置，还包括从所述BIST电路接收所述确定结果的主控制器，
其中所述主控制器记录经过时间，所述经过时间从所述半导体装置的使用开始直到所写入的测试数据与所读取的测试数据之间的不一致发生。7.根据权利要求6所述的半导体装置，其中所述主控制器基于当...

【专利技术属性】
技术研发人员：长田俊哉，松嶋润，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：