半导体装置及存储电路测试方法制造方法及图纸

本公开涉及半导体装置及存储电路测试方法。在安装在半导体装置中的SRAM电路中，电源电压降低电路生成通过降低外部电源电压而获得的降低电压。第一电源电压选择电路选择所述外部电源电压和所述降低电压中的一个电压作为供应给字线驱动器的驱动电压。第二电源电压选择电路选择所述外部电源电压和所述降低电压中的一个电压作为向存储单元供应操作电压的电源线的电压。的电源线的电压。的电源线的电压。

【技术实现步骤摘要】
半导体装置及存储电路测试方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年12月27日提交的日本专利申请No.2021
‑
212146的优先权，该申请的内容在此通过引用并入本申请。

技术介绍

[0003]本公开涉及一种半导体装置和SRAM电路测试方法，例如，涉及一种用于预测静态随机存取存储器(SRAM)的寿命的技术。
[0004]例如，日本专利申请公开No.2017
‑
173242(专利文献1)已经被公知为用于在半导体装置发生故障之前通知用户半导体装置可能发生故障的技术。
[0005]具体地，本文献中公开的半导体装置包括功能单元和寿命预测电路。多个功能单元中的一个功能单元为中央处理电路。寿命预测电路通过降低半导体装置的电源电压并执行关于功能单元的测试来获取该功能单元的劣化程度。当劣化程度超过预定阈值时，寿命预测电路通知用户正接近半导体装置的寿命。

技术实现思路

[0006]就日本专利申请公开No.2017
‑
173242(专利文献1)中公开的技术而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括基于外部电源电压操作的静态随机存取存储器SRAM电路，其中所述SRAM电路包括：第一位线对，在第一方向上延伸；第一字线，在与所述第一方向交叉的第二方向上延伸；第一字线驱动器，驱动所述第一字线；第一存储单元，被电连接到所述第一位线对和所述第一字线；第一电源线，向所述第一存储单元供应操作电压；电源电压降低电路，生成通过降低所述外部电源电压而获得的降低电压；第一电源电压选择电路，选择所述外部电源电压和所述降低电压中的一个电压作为所述第一字线驱动器的驱动电压；以及第二电源电压选择电路，选择所述外部电源电压和所述降低电压中的一个电压作为被供应给所述第一电源线的所述操作电压。2.根据权利要求1所述的半导体装置，其中所述SRAM电路还包括控制所述SRAM电路的操作的内部控制器，其中当在测试模式下将数据写入到所述第一存储单元中时，所述内部控制器使所述第一电源电压选择电路选择所述降低电压作为所述第一字线驱动器的所述驱动电压，并且选择所述外部电源电压作为被供应给所述第一电源线的电压，并且其中当在所述测试模式下从所述第一存储单元读取所述测试数据时，所述内部控制器使所述第一电源电压选择电路选择所述外部电源电压作为所述第一字线驱动器的所述驱动电压，并且使所述第二电源电压选择电路选择所述降低电压作为被供应给所述第一电源线的电压。3.根据权利要求2所述的半导体装置，其中所述SRAM电路包括：第二位线对，在所述第一方向上延伸；第二存储单元，被电连接到所述第二位线对和所述第一字线；第二电源线，向所述第二存储单元供应操作电压；第三电源电压选择电路，选择所述外部电源电压或所述降低电压中的一个电压作为被供应给所述第二电源线的操作电压，以及其中当在所述测试模式下从所述第一存储单元读取所述测试数据时，所述内部控制器使所述第三电源电压选择电路选择所述降低电压作为被供应给所述第二电源线的电压。4.根据权利要求2所述的半导体装置，其中所述电源功率降低电路能够选择第一降低电压或低于所述第一降低电压的第二降低电压作为所述降低电压。5.根据权利要求4所述的半导体装置，还包括内置自测试BIST电路，其中所述BIST电路确定在所述测试模式下写入到所述第一存储单元中的测试数据是否与在所述测试模式下在写入所述测试数据之后从所述第一存储单元读取的所述测试数据相匹配，并且输出确定结果。6.根据权利要求5所述的半导体装置，还包括从所述BIST电路接收所述确定结果的主控制器，
其中所述主控制器记录经过时间，所述经过时间从所述半导体装置的使用开始直到所写入的测试数据与所读取的测试数据之间的不一致发生。7.根据权利要求6所述的半导体装置，其中所述主控制器基于当...

【专利技术属性】
技术研发人员：长田俊哉，松嶋润，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：