一种AXI4-Lite总线远程扩展方法技术

本发明专利技术涉及一种AXI4

【技术实现步骤摘要】
一种AXI4
‑
Lite总线远程扩展方法


[0001]本专利技术属于数据通信
，尤其涉及一种AXI4
‑
Lite总线远程扩展方法。

技术介绍

[0002]AXI（Advanced eXtensible Interface，先进可扩展接口）是一种芯片内部通信协议，是ANBA（Advanced Microcontroller Bus Architecture，先进微控制器总线架构）的子集。AXI4是2010年推出的较新协议版本。AXI4协议的意义在于：当系统中各个功能模块都能遵循AXI4协议时，系统构建就变得简单和快捷。当前，AXI4已经成为众多微处理器和可编程逻辑器件中广泛应用的内部接口，尤其在FPGA（现场可编程门阵列）领域，目前主流FPGA厂商的开发工具和IP核普遍采用AXI4接口。
[0003]AXI4接口分为三个类型：AXI4、AXI4
‑
Stream和AXI4
‑
Lite。其中AXI4具有最完整的信号定义，可进行高效率的寻址式数据传递。AXI4
...

【技术保护点】

【技术特征摘要】
1.一种AXI4
‑
Lite总线远程扩展方法，包括AXI4
‑
Lite读操作和AXI4
‑
Lite写操作；其特征是：AXI4
‑
Lite读操作包括以下步骤，R1、主端FPGA内的主设备发起AXI4
‑
Lite读操作，在主设备AXI4
‑
Lite接口的AR通道上给出地址；R2、主端FPGA产生一个网络数据包，称之为RAP包，其中包含要读取的地址信息，通过以太网发至从端FPGA；R3、从端FPGA收到RAP包，提取出其中的地址信息，将其发送到从设备AXI4
‑
Lite接口的AR通道上；R4、从端FPGA的从设备从AR通道收到地址，执行读操作；R5、从端FPGA的从设备将读出的数据发送到AXI4
‑
Lite接口的R通道；R6、从端FPGA产生一个网络数据包，称之为RP包，其中包含本次读出的数据，通过以太网发至主端FPGA；R7、主端FPGA收到RP包，提取出其中的数据信息，将其发送到主设备AXI4
‑
Lite的R通道上；R8、主设备从R通道获得数据，完成本次AXI4
‑
Lite读操作；AXI4
‑
Lite写操作包括以下步骤，W1、主端FPGA内的主设备发起AXI4
‑
Lite写操作，在主设备AXI4
‑
Lite接口的WR通道上给出地址，同时在W通道上给出数据；W2、主端FPGA产生一个网络数据包，称之为WP包，其中包含要写的地址和数据信息，通过以太网发至从端FPGA；W3、从端FPGA收...

【专利技术属性】
技术研发人员：许家麟，马晓东，吴琼之，邢同鹤，张连娟，
申请(专利权)人：北京耐数电子有限公司，
类型：发明
国别省市：