一种自适应SPI接口装置及自适应时序校准方法制造方法及图纸

本发明专利技术公开了一种自适应SPI接口装置及自适应时序校准方法，包括主设备接口和从设备接口；主设备接口和/或从设备接口包括数据缓冲器、时钟源、接口控制器、训练校验序列、训练接收寄存器和接口时序电路；训练校验序列与训练接收寄存器交互连接，训练接收寄存器和数据缓冲器交互连接，数据缓冲器和接口时序电路交互连接，接口控制器输出端分别与数据缓冲器、接口时序电路和时钟源输入端连接。实现了自适应时序，时序免调试，调试效率高。调试效率高。调试效率高。

【技术实现步骤摘要】
一种自适应SPI接口装置及自适应时序校准方法


[0001]本专利技术属于SPI通信领域，涉及一种自适应SPI接口装置及自适应时序校准方法。

技术介绍

[0002]SPI是一种高速的全双工，同步的通信总线，一般由3或4根线组成。SPI接口广泛应用于芯片/设备(本文中“芯片”和“设备”可互换)间通讯如：MCU、FLASH、EEPROM、ADC等。
[0003]SPI以主从方式工作，由主芯片发起数据传输，一个主芯片可以连接一个或多个从芯片。
[0004]实际应用中，主芯片需要根据从芯片SPI接口的工作模式配置自己的SPI接口的工作模式，只有主从芯片工作模式一致时，两者才能正常、稳定的通信。由于不同类型的芯片或同一类型芯片不同生产厂家的工作模式可能不同，导致主芯片需要人为的修改程序以重新适配从芯片模式，这种方式调试效率低且容易出错。此外，一种更为隐蔽的故障模式是：当主从芯片的SPI模式不匹配，总线时序靠近标准时序的临界态时，总线也有可能正常通信，但由于时序余量非常小，系统的可靠性很差，例如在不同的环境温度下通信数据会出现错误，并且这种不稳定态引起的问题在实际工程中也难以排查。

技术实现思路

[0005]本专利技术的目的在于克服上述现有技术的缺点，提供一种自适应SPI接口装置及自适应时序校准方法，实现了自适应时序，时序免调试，调试效率高。
[0006]为达到上述目的，本专利技术采用以下技术方案予以实现：
[0007]一种自适应SPI接口装置，包括主设备接口和从设备接口；
[0008]主设备接口和/或从设备接口包括数据缓冲器、时钟源、接口控制器、训练校验序列、训练接收寄存器和接口时序电路；训练校验序列与训练接收寄存器交互连接，训练接收寄存器和数据缓冲器交互连接，数据缓冲器和接口时序电路交互连接，接口控制器输出端分别与数据缓冲器、接口时序电路和时钟源输入端连接。
[0009]优选的，当主设备接口和从设备接口采用四线制连接时，时钟源输入或输出时钟信号，接口时序电路输入或输出片选信号、主出从入信号和主入从出信号。
[0010]优选的，当主设备接口和从设备接口采用三线制连接时，自时钟源输入或输出时钟信号，接口时序电路输入或输出片选信号和双向数据信号。
[0011]优选的，主设备接口连接有主设备，从设备接口连接有从设备；
[0012]主设备和从设备采用FPGA、MCU、DSP、CPU、GPU、CPLD、FLASH、PLL、ADC、DAC、放大器、衰减器、收发机或传感器。
[0013]一种基于上述装置的自适应时序校准方法，包括以下过程：
[0014]主设备接口和从设备接口连接后，以主设备接口作为自适应端时：
[0015]S1，主从设备接口进入校准模式，主设备接口发起校准，从设备接口响应校准；
[0016]S2，主设备接口依次配置多个SPI模式；
[0017]S3，主设备接口配置时钟相位为标准相位，即时钟沿与数据变化对齐；
[0018]S4，主设备接口写数据到从设备接口，并接收从设备接口的数据；
[0019]S5，主设备接口判断写和读的数据一致性，如果不一致，回到S2，切换下一SPI模式，如果一致，则继续下一步；
[0020]S6，主设备接口依次配置时钟相位为超前和滞后，即时钟沿相对于数据变化沿超前或滞后一定相位；
[0021]S7，主设备接口写数据到从设备接口，并接收从设备接口的数据；
[0022]S8，主设备接口判读写和读的数据一致性，如果不一致，回到S2，切换下一SPI模式，如果一致，则结束自适应模式；
[0023]S9，主设备接口配置成标准相位参数进行正常SPI通信；
[0024]以从设备接口作为自适应端时，与主设备接口自适应过程一致。
[0025]优选的，SPI模式为0、1、2和3。
[0026]优选的，超前或滞后的时间为1/8或1/4时钟。
[0027]优选的，S4的具体过程为：第一帧由主设备接口向从设备接口发送训练校验序列，从设备接口按其设置的时序，向从设备接口训练接收寄存器里写入接收采样到的序列。第二帧由主设备接口向从设备接口读取接收采样到的序列，从设备接口按其设置的时序，向主设备接口发射训练接收寄存器数据，主设备接口按SPI模式进行数据接收，存入主设备接口的训练接收寄存器。
[0028]进一步，S5的具体过程为：接收完成后，主设备接口的接口控制器比较训练接收寄存器和之前发送的训练校验序列，若发送数据和接收数据相同，认为该时序配置有效。
[0029]优选的，若所有SPI模式下均写和读的数据不一致，则更换主设备接口。
[0030]与现有技术相比，本专利技术具有以下有益效果：
[0031]本专利技术通过配置多个SPI模式，在正常时钟相位及超前和滞后下，进行写和读数据的一致性比对，若正常时钟相位下发送数据和接收数据相同，认为该时序配置有效，若超前和滞后时钟偏移都配置有效，则认为当前SPI时序模式配置正确。实现了自适应时序，时序免调试，调试效率高；实测并使用最佳信号时序，稳定性强；并且专利技术所述接口兼容性好，能够适配各种厂家芯片的时序，后期硬件更换不需要修改维护软件，降低系统成本。
附图说明
[0032]图1为本专利技术的接口组成示意图；
[0033]图2为本专利技术的四线制连接示意图；
[0034]图3为本专利技术的三线制连接示意图；
[0035]图4为本专利技术的自适应时序校准流程示意图。
具体实施方式
[0036]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例；基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0037]需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向，词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
[0038]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0039]如图1所示，为本专利技术所述的自适应SPI接口装置，包括主设备接口和从设备接口。
[0040]主设备接口和从设备接口可以仅有一个为本专利技术所述的自适应设备，也可以均为自适应设备，均适用于自适应时序校准。
[0041]自适应设备的主设备接口和/或从设备接口包括数据缓冲器、时钟源、接口控制器、训练校验序列、训练接收寄存器和接口时序电路；训练校验序列与训练接收寄存器交互连接，训练接收寄存器和数据缓冲器交互连接，数据缓冲器和接口时序电路交互连接，接口控制器输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自适应SPI接口装置，其特征在于，包括主设备接口和从设备接口；主设备接口和/或从设备接口包括数据缓冲器、时钟源、接口控制器、训练校验序列、训练接收寄存器和接口时序电路；训练校验序列与训练接收寄存器交互连接，训练接收寄存器和数据缓冲器交互连接，数据缓冲器和接口时序电路交互连接，接口控制器输出端分别与数据缓冲器、接口时序电路和时钟源输入端连接。2.根据权利要求1所述的自适应SPI接口装置，其特征在于，当主设备接口和从设备接口采用四线制连接时，时钟源输入或输出时钟信号，接口时序电路输入或输出片选信号、主出从入信号和主入从出信号。3.根据权利要求1所述的自适应SPI接口装置，其特征在于，当主设备接口和从设备接口采用三线制连接时，自时钟源输入或输出时钟信号，接口时序电路输入或输出片选信号和双向数据信号。4.根据权利要求1所述的自适应SPI接口装置，其特征在于，主设备接口连接有主设备，从设备接口连接有从设备；主设备和从设备采用FPGA、MCU、DSP、CPU、GPU、CPLD、FLASH、PLL、ADC、DAC、放大器、衰减器、收发机或传感器。5.一种基于权利要求1
‑
4任意一项所述装置的自适应时序校准方法，其特征在于，包括以下过程：主设备接口和从设备接口连接后，以主设备接口作为自适应端时：S1，主从设备接口进入校准模式，主设备接口发起校准，从设备接口响应校准；S2，主设备接口依次配置多个SPI模式；S3，主设备接口配置时钟相位为标准相位，即时钟沿与数据变化对齐；S4，主设备接口写数据到从设备接口，并接收从设备接口的数据；S5...

【专利技术属性】
技术研发人员：王晨，郭强，张志军，付小伟，李刚，李庆，
申请(专利权)人：西安思丹德信息技术有限公司，
类型：发明
国别省市：