自动串行总线均衡修整制造技术

一种串行总线均衡修整电路(600)包含第一数据输入端子(404A)、第二数据输入端子(404B)、延迟电路(602)及触发器(604)。所述延迟电路(602)包含数据输入(602A)、修整输入(602B)及输出(602C)。所述数据输入(602A)耦合到所述第一数据输入端子(404A)。所述触发器(604)包含数据输入(604D)、时钟输入(604C)及输出(604Q)。所述数据输入(604D)耦合到所述延迟电路的所述输出(602C)。所述时钟输入(604C)耦合到所述第二数据输入端子(404B)。所述输出(604Q)耦合到所述延迟电路(602)的所述修整输入(602B)。入(602B)。入(602B)。

【技术实现步骤摘要】
【国外来华专利技术】自动串行总线均衡修整

技术介绍

[0001]串行总线(例如通用串行总线(USB))被广泛用于连接装置的系统。例如，USB用于连接汽车应用中的装置。在此类应用中，USB数据信号可通过相对较长长度的缆线(例如，＞5米)进行路由。

技术实现思路

[0002]本文公开一种串行总线均衡修整电路。在一个实例中，串行总线均衡修整电路包含第一数据输入端子、第二数据输入端子、延迟电路及触发器。所述延迟电路包含数据输入、修整输入及输出。所述数据输入耦合所述第一数据输入端子。所述触发器包含数据输入、时钟输入及输出。所述数据输入耦合到所述延迟电路的所述输出。所述时钟输入耦合到所述第二数据输入端子。所述触发器的所述输出耦合到所述延迟电路的所述修整输入。
[0003]在另一实例中，一种串行总线中继器电路包含接收器电路及串行总线均衡修整电路。所述接收器电路包含均衡器电路及放大器。所述均衡器电路包含修整输入。所述放大器耦合到所述均衡器电路。所述放大器包含第一输出及第二输出。所述串行总线均衡修整电路包含第一数据输入端子、第二数据输入端子及输出。所述第一数据输入端子耦合到所述放大器的所述第一输出。所述第二数据输入端子耦合到所述放大器的所述第二输出。所述串行总线均衡修整电路的所述输出耦合到所述均衡器电路的所述修整输入。所述串行总线中继器电路的一些实施方案包含传输器电路，所述传输器电路包含第一输入、第二输入及修整输入。所述传输器电路的所述第一输入耦合到所述放大器的所述第一输出。所述传输器电路的所述第二输入耦合到所述放大器的所述第二输出。所述修整输入耦合到所述串行总线均衡修整电路的所述输出，以控制后光标加重的宽度。
[0004]在另一实例中，一种串行总线信号调节器电路包含第一串行总线端子、第二串行总线端子、边缘检测器电路、升压器电路及串行总线均衡修整电路。所述边缘检测器电路包含第一输入、第二输入、第一输出及第二输出。所述第一输入耦合到所述第一串行总线端子。所述第二输入耦合到所述第二串行总线端子。所述升压器电路包含第一输入、第二输入、第一输出、第二输出及修整输入。所述升压器电路的所述第一输入耦合到所述边缘检测器电路的所述第一输出。所述升压器电路的所述第二输入耦合到所述边缘检测器电路的所述第二输出。所述升压器电路的所述第一输出耦合到所述第一串行总线端子。所述升压器电路的所述第二输出耦合到所述第二串行总线端子。所述串行总线均衡修整电路包含第一数据输入端子、第二数据输入端子及输出。所述第一数据输入端子耦合到所述边缘检测器电路的所述第一输出。所述第二数据输入端子耦合到所述边缘检测器电路的所述第二输出。所述串行总线均衡修整电路的所述输出耦合到所述升压器电路的所述修整输入。
附图说明
[0005]针对各种实例的详细描述，现在将参考附图，其中：
[0006]图1展示包含中继器的实例串行总线系统的框图。
[0007]图2展示包含信号调节器的实例串行总线系统的框图。
[0008]图3展示在串行总线系统中的分组传输开始时提供的实例同步字段。
[0009]图4展示包含串行总线均衡修整电路的实例串行总线中继器电路的框图。
[0010]图5展示包含串行总线均衡修整电路的实例串行总线信号调节器电路的框图。
[0011]图6展示用于实例串行总线均衡修整电路的框图。
[0012]图7展示同步字段信号的实例关系。
[0013]图8展示图6的串行总线均衡修整电路的操作的实例。
[0014]图9A到9D展示由具有及不具有图6的串行总线均衡修整电路的信号调节器电路产生的信号眼的比较。
[0015]图10展示用于修整串行总线均衡的实例方法的流程图。
具体实施方式
[0016]串行总线系统(例如通用串行总线(USB)系统)使用无时钟中继器及/或信号调节器来补偿信道损耗。图1展示包含中继器102的串行总线系统100的框图。中继器102经由缆线段108接收由主机104传输的信号，并经由缆线段110将信号重新传输到装置106。类似地，中继器102经由缆线段110接收由装置106传输的信号，并经由缆线段108将信号重新传输到主机104。中继器102包含应用均衡以补偿信道损耗的传输器及接收器。所应用的均衡量随着工艺及温度而变化(例如，30％的变化是一些实施方案)，且如果未应用修整，那么可能导致良率损失。然而，由于修整时间及存储修整值所需的额外电路系统(非易失性存储器)，制造时的修整增加装置成本。
[0017]信号调节器重新驱动高速串行总线信号。图2展示包含信号调节器202的串行总线系统200的框图。信号调节器202包含边缘检测器电路，其在缆线208上识别由装置206传输的信号的边缘。信号调节器202的升压器电路在每一边缘处供给(source)或吸收(sink)电流以减少上升或下降时间。在信号调节器202中，使用R*C延迟异步地确定边缘升压脉冲宽度。升压脉冲宽度变化(在一些实施方案中高达30％)导致跨越工艺及温度角的眼掩模失效。
[0018]为了改进串行总线中继器及信号调节器的性能并降低成本，本文所描述的串行总线均衡修整电路提供R*C延迟的运行时调整，其允许串行总线中继器及信号调节器在过程及温度上保持恒定的均衡。
[0019]在串行协议(例如USB 2.0)中，每一分组以同步(SYNC)字段开始，所述字段是生成最大边缘转变密度的编码序列。图3展示实例SYNC字段。SYNC字段包含至少5个KJ对，接着是2K。也就是说，在每一分组的开始处传输最小12个同步位。本文所公开的串行总线均衡修整电路使用SYNC字段来修整R*C乘积以在过程及温度上保持恒定的均衡。
[0020]图4展示实例串行总线中继器电路400的框图。串行总线中继器电路400是中继器102的一个路径(例如，从缆线段108到缆线段110的路径)的实施方案。串行总线中继器电路400包含接收器电路402、串行总线均衡修整电路404及传输器电路406。接收器电路402从缆线段108接收信号，且传输器电路406将所接收的信号重新传输到缆线段110上。
[0021]接收器电路402包含均衡器电路408及放大器410。在均衡器电路408的一些实施方案中，均衡器电路408是连续时间线性均衡器。均衡器电路408补偿由于缆线段108引起的符
号间干扰(ISI)。由均衡器电路408提供的均衡量与随工艺及温度变化的R*C乘积直接成正比。均衡器电路408包含修整电路系统418，所述修整电路系统418允许调整用于均衡修整的电容及/或电阻。均衡器电路408包含修整输入408A，所述修整输入408A用于接收由串行总线均衡修整电路404生成的修整控制信号420以调整由均衡器电路408提供的均衡。
[0022]放大器410耦合到均衡器电路408，并将增益应用到从均衡器电路408接收的经均衡信号。放大器410包含输出410A及输出410B。
[0023]串行总线均衡修整电路404耦合到放大器410，并基于从放大器410接收的均衡器电路408的经放大输本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种串行总线均衡修整电路，其包括：第一数据输入端子；第二数据输入端子；延迟电路，其包括：数据输入，其耦合到所述第一数据输入端子；修整输入；及输出；及触发器，其包括：数据输入，其耦合到所述延迟电路的所述输出；时钟输入，其耦合到所述第二数据输入端子；及输出，其耦合到所述延迟电路的所述修整输入。2.根据权利要求1所述的串行总线均衡修整电路，其进一步包括：计数器电路，其包括：时钟输入，其耦合到所述第二数据输入端子；计数输出，其耦合到所述延迟电路的所述修整输入；及复位输入。3.根据权利要求2所述的串行总线均衡修整电路，其中所述计数器电路经配置以生成修整值，所述修整值设置在所述延迟电路中应用的延迟。4.根据权利要求2所述的串行总线均衡修整电路，其进一步包括：修整存储寄存器，其包括：输入，其耦合到所述计数器电路的所述计数输出；及最终修整输出。5.根据权利要求4所述的串行总线均衡修整电路，其中所述修整存储寄存器经配置以存储由所述计数器电路在校准循环中输出的最高计数值作为最终修整值。6.根据权利要求2所述的串行总线均衡修整电路，其进一步包括：复位电路，其包括：输入，其耦合到所述触发器的所述输出；及输出，其耦合到所述计数器电路的所述复位输入。7.根据权利要求6所述的串行总线均衡修整电路，其中所述复位电路经配置以：检测所述触发器的所述输出处的转变；及响应于所述转变而复位所述计数器电路。8.根据权利要求1所述的串行总线均衡修整电路，其中所述触发器经配置以生成延迟方向信号，所述延迟方向信号设置所述延迟电路中的延迟改变的方向。9.根据权利要求1所述的串行总线均衡修整电路，其中所述延迟电路经配置以基于在所述修整输入处接收的信号延迟在所述数据输入处接收的信号。10.一种串行总线中继器电路，其包括：接收器电路，其包括：均衡器电路，其包括修整输入；及放大器，其耦合到所述均衡器电路，且包括：
第一输出；及第二输出；及串行总线均衡修整电路，其包括：第一数据输入端子，其耦合到所述放大器的所述第一输出；第二数据输入端子，其耦合到所述放大器的所述第二输出；及输出，其耦合到所述均衡器电路的所述修整输入。11.根据权利要求10所述的串行总线中继器电路，其进一步包括：传输器电路，其包括：第一输入，其耦合到所述放大器的所述第一输出；第二输入，其耦合到所述放大器的所述第二输出；及修整输入，其耦合到所述串行总线均衡修整电路的所述输出以控制后光标加重的宽度。12.根据权利要求10所述的串行总线中继器电路，其中所述串行总线均衡修整电路进一步包括：延迟电路，其包括：数据输入，其耦合到所述第一数据输入端子；修整输入；及输出；及触发器，其包括：数据输入，其耦合到所述延迟电路的所述输出；时钟输入，其耦合到所述第二数据输...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：