测试治具和芯片测试系统技术方案

本申请公开了一种测试治具和芯片测试系统，涉及集成芯片测试技术领域，包括测试治具和待测试芯片，所述待测试芯片包括第一子芯片、第二子芯片、第一封装球和第二封装球，所述第一子芯片和所述第二子芯片均封装在所述待测试芯片内，所述第一封装球和所述第二封装球均设置在所述待测试芯片朝向所述测试治具的一侧，所述第一封装球连接所述第一子芯片，所述第二封装球连接所述第二子芯片；所述测试治具包括第一子芯片测试板和转换板，所述转换板设置在所述待测试芯片与所述第一子芯片测试板之间，用于将所述第一封装球与所述第一子芯片测试板连接；本申请通过以上设计，检测方便且保证检测准确性。且保证检测准确性。且保证检测准确性。

【技术实现步骤摘要】
测试治具和芯片测试系统


[0001]本申请涉及集成芯片测试
，尤其涉及一种测试治具和芯片测试系统。

技术介绍

[0002]目前市面上对集成芯片中含有至少两种封装的芯片，要想对里面其中一种封装部分进行检测的话，只能直接将该集成芯片放在PCB板的顶层，另一个单独为该需要检测的封装的芯片放在PCB板的底层，然后通过信号走线连接来进行，因为两种芯片的封装不同，很多的网络会交错走线，检测难度相对较大。因此，以上问题亟待解决。

技术实现思路

[0003]本申请的目的是提供一种检测方便且保证检测准确的测试治具和芯片测试系统。
[0004]本申请公开了一种芯片测试系统，包括测试治具和待测试芯片，所述待测试芯片包括第一子芯片、第二子芯片、第一封装球和第二封装球，所述第一子芯片和所述第二子芯片均封装在所述待测试芯片内，所述第一封装球和所述第二封装球均设置在所述待测试芯片朝向所述测试治具的一侧，所述第一封装球连接所述第一子芯片，所述第二封装球连接所述第二子芯片；所述测试治具包括第一子芯片测试板和转换板，所述转换板设置在所述待测试芯片与所述第一子芯片测试板之间，用于将所述第一封装球与所述第一子芯片测试板连接。
[0005]可选的，所述第一子芯片测试板朝向所述转换板的一侧设有第一子芯片测试点，所述第一子芯片测试点与所述第一封装球错开设置，所述第一封装球通过所述第一子芯片测试点与所述第一子芯片测试板连接。
[0006]可选的，所述转换板包括第一PCB板、连接件和第二PCB板，所述第一PCB板设置在所述待测试芯片靠近所述第一子芯片测试板的一侧，所述第二PCB板设置在所述第一子芯片测试板靠近所述待测试芯片的一侧，所述连接件设置在所述第一PCB板和所述第二PCB板之间，分别与所述第一PCB板、所述第二PCB板连接；所述连接件包括第一连接件和第二连接件，所述第一连接件设置在所述第一PCB板朝向所述第一子芯片测试板的一侧，所述第二连接件设置在所述第二PCB板朝向所述第一PCB板的一侧，所述第一连接件与所述第二连接件可拆卸连接。
[0007]可选的，所述第一PCB板包括第一本体、第一连接端子、第一信号走线和第二连接端子，所述第一信号走线设置在所述第一本体的外表面，且在所述第一本体的上表面连接于所述第一连接端子，在所述第一本体的下表面连接于所述第二连接端子，所述第一封装球通过所述第一连接端子、所述第一信号走线和所述第二连接端子连接于所述第一连接件；所述第二PCB板包括第二本体、第三连接端子、第二信号走线和第四连接端子，所述第二信号走线设置在所述第二本体的外表面，且在所述第二本体的上表面连接于所述第三连接端子，在所述第二本体的下表面连接于所述第四连接端子，所述第一子芯片测试点通过所述第四连接端子、所述第二信号走线和所述第三连接端子连接于所述第二连接件。
[0008]可选的，所述第一PCB板包括第一本体、第一盘中孔、第一连接端子和第二连接端子，所述第一盘中孔设置在所述第一本体内，贯穿所述第一本体的上下表面，且在所述第一本体的上表面连接于所述第一连接端子，在所述第一本体的下表面连接于所述第二连接端子，所述第一封装球通过所述第一连接端子、所述第一盘中孔和所述第二连接端子连接于所述第一连接件；所述第二PCB板包括第二本体、第二盘中孔、第三连接端子和第四连接端子，所述第二盘中孔设置在所述第二本体内，贯穿所述第二本体，且在所述第二本体的上表面连接于所述第三连接端子，在所述第二本体的下表面连接于所述第四连接端子，所述第一子芯片测试点通过所述第四连接端子、所述第二盘中孔和所述第三连接端子连接于所述第二连接件。
[0009]可选的，所述第一连接件为连接件母座，所述第二连接件为连接件公头，所述连接件母座和所述连接件公头插拔连接。
[0010]可选的，所述第一连接件为连接件公头，所述第二连接件为连接件母座，所述连接件母座和所述连接件公头插拔连接。
[0011]可选的，所述待测芯片为EPOP封装芯片，所述第一子芯片为EMMC封装芯片。
[0012]可选的，所述测试治具还包括测试座，所述测试座设置在所述转换板远离所述第一子芯片测试板的一侧；所述测试座包括测试座本体、芯片放置槽和芯片连接点，所述芯片放置槽设置在所述测试座本体远离所述转换板的一侧，所述芯片连接点设置在所述芯片放置槽底面上，且与所述转换板连接；所述待测试芯片放置在所述芯片放置槽的内，所述待测芯片通过所述芯片连接点、所述转换板与所述第一子芯片测试板连接。
[0013]本申请还公开了一种测试治具，所述测试治具用于如上所述的芯片测试系统。
[0014]相对于现有技术中对集成芯片中含有至少两种封装的芯片，要想对里面其中一种封装部分进行检测的话，需通过走线将两个芯片连接才能测试的方案来说，本申请的芯片测试系统包括测试治具和待测试芯片，待测试芯片包括第一子芯片、第二子芯片、第一封装球和第二封装球，第一子芯片和第二子芯片均封装在待测试芯片内，第一封装球和第二封装球均设置在待测试芯片朝向测试治具的一侧，第一封装球连接第一子芯片，第二封装球连接第二子芯片；测试治具包括第一子芯片测试板和转换板，转换板设置在待测试芯片与第一子芯片测试板之间，用于将第一封装球与第一子芯片测试板连接；这样就不需要通过信号走线来进行连接，避免信号网络交错而导致的检测不准确的问题。
附图说明
[0015]所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0016]图1是本申请的芯片测试系统的示意图；
[0017]图2是图1的截面结构示意图；
[0018]图3是本申请第一实施例提供的待测试芯片为EPOP封装芯片的示意图；
[0019]图4是EMMC封装芯片的示意图；
[0020]图5是本申请第一实施例提供的芯片测试系统的示意图；
[0021]图6是图5中测试座的示意图；
[0022]图7是本申请第二实施例提供的测试座的示意图；
[0023]图8是本申请第三实施例提供的芯片测试系统的示意图。
[0024]其中，10、芯片测试系统；100、测试治具；110、第一子芯片测试板；111、第一子芯片测试点；120、转换板；130、第一PCB板；131、第一本体；132、第一连接端子；133、第一信号走线；134、第二连接端子；135、第一盘中孔；140、连接件；141、第一连接件；142、第二连接件；150、第二PCB板；151、第二本体；152、第三连接端子；153、第二信号走线；154、第四连接端子；155、第二盘中孔；200、测试座；210、测试座本体；220、芯片放置槽；221、芯片连接点；230、压合结构；231、第一压合部；232、第二压合部；240、翻盖结构；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试系统，包括测试治具和待测试芯片，所述待测试芯片包括第一子芯片、第二子芯片、第一封装球和第二封装球，所述第一子芯片和所述第二子芯片均封装在所述待测试芯片内，所述第一封装球和所述第二封装球均设置在所述待测试芯片朝向所述测试治具的一侧，所述第一封装球连接所述第一子芯片，所述第二封装球连接所述第二子芯片；其特征在于所述测试治具包括第一子芯片测试板和转换板，所述转换板设置在所述待测试芯片与所述第一子芯片测试板之间，用于将所述第一封装球与所述第一子芯片测试板连接。2.根据权利要求1所述的芯片测试系统，其特征在于，所述第一子芯片测试板朝向所述转换板的一侧设有第一子芯片测试点，所述第一子芯片测试点与所述第一封装球错开设置，所述第一封装球通过所述第一子芯片测试点与所述第一子芯片测试板连接。3.根据权利要求2所述的芯片测试系统，其特征在于，所述转换板包括第一PCB板、连接件和第二PCB板，所述第一PCB板设置在所述待测试芯片靠近所述第一子芯片测试板的一侧，所述第二PCB板设置在所述第一子芯片测试板靠近所述待测试芯片的一侧，所述连接件设置在所述第一PCB板和所述第二PCB板之间，分别与所述第一PCB板、所述第二PCB板连接；所述连接件包括第一连接件和第二连接件，所述第一连接件设置在所述第一PCB板朝向所述第一子芯片测试板的一侧，所述第二连接件设置在所述第二PCB板朝向所述第一PCB板的一侧，所述第一连接件与所述第二连接件可拆卸连接。4.根据权利要求3所述的芯片测试系统，其特征在于，所述第一PCB板包括第一本体、第一连接端子、第一信号走线和第二连接端子，所述第一信号走线设置在所述第一本体的外表面，且在所述第一本体的上表面连接于所述第一连接端子，在所述第一本体的下表面连接于所述第二连接端子，所述第一封装球通过所述第一连接端子、所述第一信号走线和所述第二连接端子连接于所述第一连接件；所述第二PCB板包括第二本体、第三连接端子、第二信号走线和第四连接端子，所述第二信号走线设置在所述第二本体的外表面，且在所述第二本体的上表面连接于所述第三连接端子，在所述第二本体的...

【专利技术属性】
技术研发人员：倪黄忠，顾红伟，胡晓辉，薛玉妮，
申请(专利权)人：深圳市时创意电子有限公司，
类型：新型
国别省市：