带自检功能的低功耗晶振驱动电路制造技术

技术编号:38016241 阅读:12 留言:0更新日期:2023-06-30 10:41
本申请公开一种带自检功能的低功耗晶振驱动电路,涉及电路领域,晶振电路包括可变增益驱动模块、整形模块、和频率自检模块;可变增益驱动模块的OSCI及OSCO端与晶振模块并联,用于控制晶振模块起振,以及根据频率自检模块的增益反馈信号调节驱动增益;整形模块并联在OSCI和OSCO端,用于将OSCI和OSCO信号转换为方波信号;频率自检模块与整形模块的输出端连接,用于方波信号的频率进行检测,根据实测频率输出晶振的状态信号,以及更新增益反馈信号。该方案能够实时检测晶振的工作频率,并根据检测的频率大小及时生成增益反馈信号来改变晶振的驱动电流,不仅可以缩短晶振启动时间,还能在晶振稳定后减小增益,降低系统损耗。降低系统损耗。降低系统损耗。

【技术实现步骤摘要】
带自检功能的低功耗晶振驱动电路


[0001]本申请实施例涉及振荡器
,特别涉及一种带自检功能的低功耗晶振驱动电路。

技术介绍

[0002]石英晶体谐振器简称晶振,是一种可以将机械能和电能相互转换的压电器件,能量转变发生在共振频率点上。晶振属于一种被动器件,它需要电路内部的晶振驱动电路配合才可以产生振荡。晶振具备极高的频率稳定性,被广泛的应用于电子通信领域。
[0003]相关技术中,晶振电路采用经典的Pierce振荡器结构,内部采用反馈电阻并联反相器,使得反相器处于线性区,作为一个放大器使用。但反相器的增益会影响起振启动的时间,增益越大启动时间越短,所以为了获得较短的晶振启动时间,不得不增加功耗。晶振电路由于需要外部晶振和内部驱动电路配合,而并非全部集成在电路内部,所以当电路正常工作时会存在一些不稳定因素,例如电路受到撞击导致晶振脱焊,焊点不牢固导致工作时接触不良等。相关技术并不能实时对晶振工作情况进行监测,无法确保电路的稳定运行。

技术实现思路

[0004]本申请实施例提供一种带自检功能的低功耗晶振驱动电路,解决晶振启动时间长、功耗大和不稳定的问题。所述晶振驱动电路通过两个复用端口连接到外部的晶振电路;所述晶振驱动电路包括可变增益驱动模块、整形模块、和频率自检模块;
[0005]所述可变增益驱动模块的振荡输入OSCI端及振荡输出OSCO端与所述晶振模块并联,用于控制所述晶振模块起振,以及根据所述频率自检模块的增益反馈信号调节驱动增益;
[0006]所述整形模块并联在所述OSCI端和所述OSCO端,用于将所述可变增益驱动模块的OSCI信号和OSCO信号从正弦波信号转换为方波信号输出;
[0007]所述频率自检模块与所述整形模块的输出端连接,用于对所述整形模块输出的方波信号的频率进行检测,根据实测频率与预设频率的大小输出晶振的状态信号,以及更新增益反馈信号。
[0008]具体的,所述可变增益驱动模块包括放大器模块及并联在输入输出端的反馈电阻;所述放大器模块用于向所述晶振电路提供起振能量,所述反馈电阻和所述晶振模块之间形成反馈通道,确定振荡频率。
[0009]具体的,所述放大器模块是以电流源为负载的共源放大器,包括至少两个电流源和一个NMOS管N0;
[0010]至少两个电流源的输出共同连接N0的源极,并在源极引出所述放大器模块的所述OSCO端;电流源中的第一电流源I1上设置有可控开关,并通过所述可控开关与第二电流源I2共同连接到NMOS管源极;
[0011]所述可控开关连接到所述频率自检模块上,根据接收到的增益反馈信号控制断开
或闭合,N0的栅极输入端引出为所述放大器模块的所述OSCI端。
[0012]具体的,所述整形模块包括信号比较器、第一施密特触发器和第一反相器;所述信号比较器的输出级联所述第一施密特触发器,所述第一反相器级联在所述第一施密特触发器的输出端,并输出转换后的方波信号;
[0013]所述信号比较器为共源共栅电流镜结构,包括共栅连接的PMOS管P1和P2,共源连接的NMOS管N1和N2,且P1的栅极与N1的漏极连接,P2的源极与N2的漏极连接,并输出转换电平信号;
[0014]NMOS管的共源输出通过第三电流源I3接地;N1的栅极接入OSCI信号,N2的栅极接入OSCO信号。
[0015]具体的,当OSCI信号电压大于OSCO信号电压时,N2截止,输出的转换电平信号为高电平信号;当OSCI信号电压小于OSCO信号电压时,N1、P1和P2截止,输出的转换电平信号为低电平信号。
[0016]具体的,所述第一施密特触发器和第一反相器基于输入的转换电平信号进行处理整形,输出转换后的方波信号;其中,当转换电平信号为高电平信号时,方波信号为高电平;当转换电平信号为低电平信号时,方波信号为低电平。
[0017]具体的,当输入所述频率自检模块的方波信号频率大于设定频率时,输出晶振异常状态信号;当方波信号频率小于设定频率时,输出晶振正常状态信号;
[0018]当所述频率自检模块输出晶振正常状态信号时,生成降低驱动增益的第一增益反馈信号,并反馈至所述可变增益驱动模块;当所述频率自检模块输出晶振异常状态信号时,生成增加增益的第二增益反馈信号,并反馈至所述可变增益驱动模块。
[0019]具体的,所述频率自检模块包括并联的第一检测支路和第二检测支路、状态检测支路;
[0020]所述第一检测支路包括共栅共源连接的NMOS管N2和PMOS管P2,且共栅输入方波信号,共源输出连接第二施密特触发器,所述第二施密特触发器输出连接第二反相器;P2的漏极连接输入电源VDD,N2的漏极通过第四电流源I4接地;
[0021]所述第二检测支路包括共栅共源连接的NMOS管N3和PMOS管P3,且共栅输入方波信号,共源输出连接第三施密特触发器,所述第三施密特触发器输出连接第三反相器;P3的漏极连接输入电源VDD和级联的第五电流源I5,N3的漏极接地。
[0022]具体的,所述第二反相器和所述第三反相器的输出连接所述状态检测支路。
[0023]具体的,所述状态检测支路包括依次级联的与非门、第四反相器和第一与门;所述第二反相器和所述第三反相器的输出连接所述第一与非门的输入,所述第一与非门输出晶振的状态信号;所述第一与门的输入分别连接所述第四反向的输出和所述整形模块的方波信号输出。
[0024]本申请实施例提供的技术方案带来的有益效果至少包括:当检测到晶振频率过低时,增大可变增益驱动模块的驱动能力,使用更大的驱动电流来启动晶振,缩短启动时间;
[0025]当检测到频率正常时,减小可变增益驱动模块的驱动能力,保证晶振的正常振,降低整个系统的功耗;
[0026]当前检测到的晶振频率大于预设值时晶振正常工作,当前检测到的晶振频率小于预设值时,输出晶振频率出错的状态信号ERROR,停止CLKOUT的输出,防止错误的波形引起
后面数字电路的紊乱;
[0027]通过对ERROR信号的检测,来判断时钟源是否可以切到晶振,或者是否要从晶振切到其他时钟源,提升了整个系统的稳定性。
附图说明
[0028]图1是经典的Pierce振荡器结构
[0029]图2是本申请实施例提供的带自检功能的低功耗晶振驱动电路;
[0030]图3是本申请实施例提供的可变增益驱动模块的结构示意图;
[0031]图4是本申请提供的放大器模块的结构示意图;
[0032]图5是本申请实施例提供的整形模块的结构示意图;
[0033]图6是OSCI

OSCO与输出CK1的关系曲线图;
[0034]图7是根据采样的OSCI和OSCO信号获得CK1信号的波形图;
[0035]图8是本申请实施例提供的频率自检模块的结构示意图;
[0036]图9是状态检测支路加入TFF触发器后的结构示意图;
[0037]图10是采用带自检本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种带自检功能的低功耗晶振驱动电路,其特征在于,所述晶振驱动电路通过两个复用端口连接到外部的晶振电路;所述晶振驱动电路包括可变增益驱动模块、整形模块、和频率自检模块;所述可变增益驱动模块的振荡输入OSCI端及振荡输出OSCO端与所述晶振模块并联,用于控制所述晶振模块起振,以及根据所述频率自检模块的增益反馈信号调节驱动增益;所述整形模块并联在所述OSCI端和所述OSCO端,用于将所述可变增益驱动模块的OSCI信号和OSCO信号从正弦波信号转换为方波信号输出;所述频率自检模块与所述整形模块的输出端连接,用于对所述整形模块输出的方波信号的频率进行检测,根据实测频率与预设频率的大小输出晶振的状态信号,以及更新增益反馈信号。2.根据权利要求1所述的带自检功能的低功耗晶振驱动电路,其特征在于,所述可变增益驱动模块包括放大器模块及并联在输入输出端的反馈电阻;所述放大器模块用于向所述晶振电路提供起振能量,所述反馈电阻和所述晶振模块之间形成反馈通道,确定振荡频率。3.根据权利要求2所述的带自检功能的低功耗晶振驱动电路,其特征在于,所述放大器模块是以电流源为负载的共源放大器,包括至少两个电流源和一个NMOS管N0;至少两个电流源的输出共同连接N0的源极,并在源极引出所述放大器模块的所述OSCO端;电流源中的第一电流源I1上设置有可控开关,并通过所述可控开关与第二电流源I2共同连接到NMOS管源极;所述可控开关连接到所述频率自检模块上,根据接收到的增益反馈信号控制断开或闭合,N0的栅极输入端引出为所述放大器模块的所述OSCI端。4.根据权利要求1所述的带自检功能的低功耗晶振驱动电路,其特征在于,所述整形模块包括信号比较器、第一施密特触发器和第一反相器;所述信号比较器的输出级联所述第一施密特触发器,所述第一反相器级联在所述第一施密特触发器的输出端,并输出转换后的方波信号;所述信号比较器为共源共栅电流镜结构,包括共栅连接的PMOS管P1和P2,共源连接的NMOS管N1和N2,且P1的栅极与N1的漏极连接,P2的源极与N2的漏极连接,并输出转换电平信号;NMOS管的共源输出通过第三电流源I3接地;N1的栅极接入OSCI信号,N2的栅极接入OSCO信号。5.根据权利要求4所述的带自检功能的低功耗晶...

【专利技术属性】
技术研发人员:孙洋
申请(专利权)人:无锡矽杰微电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1