【技术实现步骤摘要】
一种速率自适应K口误码仪及K口速率自适应方法
[0001]本专利技术涉及通信测试领域，特别是涉及一种速率自适应K口误码仪及K口速率自适应方法。
技术介绍
[0002]K口误码仪广泛应用于交换机、控制器、控制机、转换盒、电台等装备的K口功能性能测试，特别适合于上述装备的研发、生产调试、军检验收与维修。
[0003]K口误码仪原理是：K口误码仪产生伪随机序列信号，然后发送至待测的K口装备中，待测的K口装备将该伪随机序列信号经过交换处理后返回至K口误码仪，最后由K口误码仪比较自身产生的伪随机序列信号与K口装备接收到的K口信号是否一致，然后统计上报测试结果。
[0004]传统K口误码仪测试前需先建立测试通道、设置K口速率、设置测试码型等步骤，上述传统的K口测试时，主要存在以下缺陷：
[0005]1、不能自动识别被测装备的K口速率。K口装备的通信包括16Kbit/s、32Kbit/s、64Kbit/s、128Kbit/s四种速率，当用户设置的K口误码仪速率与装备速率不一致时将无法进行测试，且不能轻易进行故障排除...
【技术保护点】
【技术特征摘要】
1.一种速率自适应K口误码仪，其特征在于，包括：主控电路、电源电路、FPGA电路、以太网控制电路以及外部接口电路；所述主控电路分别与所述FPGA电路以及所述电源电路通信；所述FPGA电路分别与所述以太网控制电路以及外部接口电路通信；所述主控电路用于控制所述电源电路实现K口误码仪的电源管理与转换；所述主控电路用于控制所述FPGA电路实现FPGA芯片内部的功能模块管理；所述主控电路用于通过所述FPGA电路控制所述以太网控制电路实现以太网接口数据/协议的处理；所述主控电路还用于通过所述FPGA电路控制所述外部接口电路实现外部K接口的控制与管理。2.根据权利要求1所述的一种速率自适应K口误码仪，其特征在于，所述主控电路包括：用于控制和信息处理的ARM控制器、用于防止程序运行发生死循环的硬件看门狗、用于临时存储ARM控制器运行所需数据和指令的随机存储器、用于存储程序、测试数据的只读存储器、用于将数字信号转换为音频模拟信号的音频控制器、用于将随机存储器中缓存的LCD图形数据转换为液晶显示屏信号的LCD控制器、用于管理GPMC总线时序的GPMC控制器、用于与外部USB接口连接的USB控制器以及用于管理GPIO管脚输入/输出状态的GPIO控制器。3.根据权利要求1所述的一种速率自适应K口误码仪，其特征在于，所述电源电路包括：用于管理K口误码仪整机电源供电时序、供电电压、供电功率的电源管理模块以及用于直流电源转换的电源转换电路。4.根据权利要求1所述的一种速率自适应K口误码仪，其特征在于，所述FPGA电路包括：用于生成K口误码仪测试用的伪随机码流的码型产生模块、用于K口误码检测与统计的误码检测模块、用于控制K口主从模式、时钟、收发数据的外部接口电路模块、用于以太网总线处理的以太网接口模块、用于适配主控电路CPU总线接口时序的CPU总线接口模块以及用于检测外部K口速率的速率自适应模块。5.根据权利要求4所述的一种速率自适应K口误码仪，其特征在于，所述误码检测模块包括：用于跟踪外部K口伪随机数据的序列同步跟踪模块、用于外部伪随机码和本地伪随机码校对的码元比较模块、用于误码位计数的误码统计模块、用于误码同步检测并输出同步信号的同步检测模块、用于缓存本地伪随机序列的M序列缓冲区、用于产生本地伪随机序列的M序列发生器以及用于锁相外部时钟及时钟分频的时钟产生模块。6.根据权利要求4所述的一种速率自适应K口误码仪，其特征在于，所述以太网接口模块包括：用于提供一个与媒体无关的接口，以便连接外部的以太网控制芯的MII管理模块、用于完成产生报文头、添加CRC校验序列等与以太网发送数据相关操作的数据发送模块、用于完成获取报文头、CRC校验等与以太网接收数据相关操作的数据接收模块以及用于缓存NRZ码形式的以太网数据的数据缓冲区模块。7.根据权利要求4所述的一种速率自适应K口误码仪，其特征在于，所述速率自适应模块包括：用于K口编解码芯片控制接口时序匹配的控制口时序匹配模块、用于K口编解码芯片控制接口同步信息获取的控制口同步信号提取模块、用于获取K口外部线路信噪比质量数据的信噪比数据获取模块、用于判断K口外部线路信噪比质量是否达到指定要求的信噪比质量判断模块、用于去除K口外部线路连接初期不稳定状态的前向保护模块、用于去除K口外部线路由于临时受到外界干扰而出现不稳定状态的后向保护模块、用于信噪比质量判断...
【专利技术属性】
技术研发人员：牛刚，连云峰，韩宁，甄红涛，王天，郭晓冉，康科，孙晶，高润冬，
申请(专利权)人：中国人民解放军三二一八一部队，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。