基于DP协议的再生流时钟动态精准实现方法及设备技术

本发明专利技术涉及时钟再生技术领域，提供了基于DP协议的再生流时钟动态精准实现方法及设备，其中所述方法包括：预先划分多个时钟频率区间，选取每个时钟频率区间中的相应时钟频率，使用时钟频率和倍频系数基准值，计算得到对应时钟频率区间的第一系数，将各时钟频率区间和对应的第一系数对应存储；接收M、N和Symbol_clk，根据M、N和Symbol_clk，计算实际时钟频率，找到对应的第一系数，并计算得到倍频系数实际值；将倍频系数实际值传输给锁相环，所述锁相环根据所述倍频系数实际值，进行流时钟的再生。本发明专利技术减少了PLL参数计算过程的计算量，从而减少资源占用，使接收端现有的资源配置即可完成PLL参数的计算过程。完成PLL参数的计算过程。完成PLL参数的计算过程。

【技术实现步骤摘要】
基于DP协议的再生流时钟动态精准实现方法及设备


[0001]本专利技术涉及时钟再生
，特别是涉及基于DP协议的再生流时钟动态精准实现方法及设备。

技术介绍

[0002]无时钟线的视频数据传输是DP（Displayport）协议的一大特点，将时钟信号隐藏在数据中是传输协议的设计趋势，其实现原理为将时钟信号隐藏在发送端的数据中，在接收端根据数据将时钟信号恢复出来。DP（Displayport）协议的流时钟（stream_clock）在DP协议上采用了类似频率计的原理。在发送端，确定两个计数值N和M，并将两个参数值传给接收端。接收端依据DP协议的（M/N
×
link_clock_frequency）来恢复stream_clock。
[0003]现有的技术通过限制M和N值的取值范围并且对所有取值进行穷举法获得PLL(Phase Locked Loop)的参数值进行stream_clock再生。这种方法限制了M和N的取值，使得输入值受限，导致恢复的时钟范围受限；并且由于使用穷举法，当输入的值不在穷举范围时，会导致再生的时钟不精确。
[0004]鉴于此，克服该现有技术所存在的缺陷是本
亟待解决的问题。

技术实现思路

[0005]本专利技术要解决的技术问题是现有技术通过穷举法存储对应的流时钟生成参数，这种方法限制了第一计数值M、第二计数值N的取值范围，导致恢复的时钟范围受限，且当输入的第一计数值M、第二计数值N不在穷举范围时，会导致再生的时钟不精确。
[0006]本专利技术采用如下技术方案：第一方面，本专利技术提供了一种基于DP协议的再生流时钟动态精准实现方法，包括：预先划分多个时钟频率区间，选取每个时钟频率区间中的相应时钟频率，使用所述时钟频率和倍频系数基准值，计算得到对应时钟频率区间的第一系数，将各时钟频率区间和各时钟频率区间所对应的第一系数对应存储；接收来自发送端的第一计数值M、第二计数值N和数据发送频率Symbol_clk，根据所述第一计数值M、第二计数值N和数据发送频率Symbol_clk，计算得到实际时钟频率；根据所述实际时钟频率，确定对应的第一系数；根据所述实际时钟频率和对应的第一系数，计算得到倍频系数实际值；将所述倍频系数实际值传输给锁相环，以便于所述锁相环根据所述倍频系数实际值，进行流时钟的再生。
[0007]优选的，所述使用所述时钟频率和倍频系数基准值，计算得到对应时钟频率区间的第一系数包括：根据第一锁相环时钟生成公式、第二锁相环时钟生成公式和第三锁相环时钟生成公式，确定第一关系为：
；其中，表示倍频系数基准值，表示时钟频率，表示第一分频系数，表示第二分频系数，表示倍频系数的整数部分，表示倍频系数的小数部分，表示参考时钟频率，表示参考时钟的分频系数；以第一关系中的作为第一预设参数，确定第一公式为：使用所述倍频系数基准值乘以第一预设参数，再除以所述时钟频率，得到所述第一系数；使用第一公式计算得到所述第一系数。
[0008]优选的，所述根据第一锁相环时钟生成公式、第二锁相环时钟生成公式和第三锁相环时钟生成公式，确定第一关系包括：将第一乘积作为第一系数，将所述倍频系数基准值代入所述倍频系数，确定所述第一关系；其中，所述第一锁相环时钟生成公式为：使用数据发送频率Symbol_clk除以预设值得到ref_clk；所述第二锁相环时钟生成公式为：使用所述ref_clk乘以倍频系数再除以prediv得到fvco，其中，fvco表示回馈输入频率；所述第三锁相环时钟生成公式为：使用pclk_divb乘以pclk_divc得到所述第一乘积，使用fvco除以所述第一乘积，再除以预设值，得到所述时钟频率。
[0009]优选的，所述根据所述实际时钟频率和对应的第一系数，计算得到倍频系数实际值包括：根据第一锁相环时钟生成公式、第二锁相环时钟生成公式和第三锁相环时钟生成公式，确定第二关系为：；其中，为第一系数，为实际时钟频率，表示参考时钟频率，表示参考时钟的分频系数，表示倍频系数实际值；以第二关系中的作为第二预设参数，确定第二公式为：使用所述第一系数乘以所述实际时钟频率再除以第二预设参数，得到所述倍频系数实际值；使用第二公式计算得到所述倍频系数实际值。
[0010]优选的，所述根据所述第一计数值M、第二计数值N和数据发送频率Symbol_clk，计算得到实际时钟频率包括：使用所述第一计数值M除以所述第二计数值N再乘以所述数据发送频率Symbol_clk，得到所述实际时钟频率。
[0011]优选的，所述将所述倍频系数实际值传输给锁相环包括：将所述倍频系数的整数部分直接传输给所述锁相环；将所述倍频系数的小数部分转换为整数后传输给所述锁相环。
[0012]优选的，所述方法还包括：当接收到来自于发送端的第一微调信号时，对所述倍频系数实际值增加预设增量，得到新的倍频系数实际值；将所述新的倍频系数实际值传输给锁相环，以便于所述锁相环根据所述新的倍频系数实际值，进行流时钟的再生。
[0013]优选的，所述方法还包括：当接收到来自于发送端的第二微调信号时，对所述倍频系数实际值减少预设增量，得到新的倍频系数实际值；将所述新的倍频系数实际值传输给锁相环，以便于所述锁相环根据所述新的倍频系数实际值，进行流时钟的再生。
[0014]第二方面，本专利技术还提供了一种基于DP协议的再生流时钟动态精准实现方法，包括：每接收到一帧视频帧数据，根据所述视频帧数据计算对应的第一计数值M、第二计数值N和数据发送频率Symbol_clk；接收来自于接收端的流时钟，判断所述流时钟的精度是否在预设范围内，若所述精度不在预设范围内，则根据所述流时钟的实际时钟频率，选择性地向接收端发送第一微调信号或第二微调信号；以便于所述接收端根据所述第一微调信号或第二微调信号进行倍频系数的调整，从而调整最终再生得到的流时钟的实际时钟频率。
[0015]第三方面，本专利技术还提供了一种基于DP协议的再生流时钟动态精准实现设备，用于实现第一方面所述的基于DP协议的再生流时钟动态精准实现方法，所述设备包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述处理器执行，用于执行第一方面或第二方面所述的基于DP协议的再生流时钟动态精准实现方法。
[0016]第四方面，本专利技术还提供了一种非易失性计算机存储介质，所述计算机存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，用于完成第一方面或第二方面所述的基于DP协议的再生流时钟动态精准实现方法。
[0017]本专利技术通过预先设定倍频系数基准值，从而确定时钟频率与第一系数之间的对应关系，在实际进行流时钟的再生时，基于第一系数和实际时钟频率，计算得到倍频系数实际值。先大致将PLL生成流视频所需的pclk_divb与pclk_divc的值进行固定，通过该固定值计算倍频系数实际值，以减少PLL参数计算过程的计算量，从而减少资源占用，使接收端现有的资源配置即可完成PLL本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于DP协议的再生流时钟动态精准实现方法，其特征在于，包括：预先划分多个时钟频率区间，选取每个时钟频率区间中的相应时钟频率，使用所述时钟频率和倍频系数基准值，计算得到对应时钟频率区间的第一系数，将各时钟频率区间和各时钟频率区间所对应的第一系数对应存储；接收来自发送端的第一计数值M、第二计数值N和数据发送频率Symbol_clk，根据所述第一计数值M、第二计数值N和数据发送频率Symbol_clk，计算得到实际时钟频率；根据所述实际时钟频率，确定对应的第一系数；根据所述实际时钟频率和对应的第一系数，计算得到倍频系数实际值；将所述倍频系数实际值传输给锁相环，以便于所述锁相环根据所述倍频系数实际值，进行流时钟的再生。2.根据权利要求1所述的基于DP协议的再生流时钟动态精准实现方法，其特征在于，所述使用所述时钟频率和倍频系数基准值，计算得到对应时钟频率区间的第一系数包括：根据第一锁相环时钟生成公式、第二锁相环时钟生成公式和第三锁相环时钟生成公式，确定第一关系为：；其中，表示倍频系数基准值，表示时钟频率，表示第一分频系数，表示第二分频系数，表示倍频系数的整数部分，表示倍频系数的小数部分，表示参考时钟频率，表示参考时钟的分频系数；以第一关系中的作为第一预设参数，确定第一公式为：使用所述倍频系数基准值乘以第一预设参数，再除以所述时钟频率，得到所述第一系数；使用第一公式计算得到所述第一系数。3.根据权利要求2所述的基于DP协议的再生流时钟动态精准实现方法，其特征在于，所述根据第一锁相环时钟生成公式、第二锁相环时钟生成公式和第三锁相环时钟生成公式，确定第一关系包括：将第一乘积作为第一系数，将所述倍频系数基准值代入所述倍频系数，确定所述第一关系；其中，所述第一锁相环时钟生成公式为：使用数据发送频率Symbol_clk除以预设值得到ref_clk；所述第二锁相环时钟生成公式为：使用所述ref_clk乘以倍频系数再除以prediv得到fvco，其中，fvco表示回馈输入频率；所述第三锁相环时钟生成公式为：使用pclk_divb乘以pclk_divc得到所述第一乘积，使用fvco除以所述第一乘积，再除以预设值，得到所述时钟频率。4.根据权利要求1所述的基于DP协议的再生流时钟动态精准实现方法，其特征在于，所述根据所述实际时钟频率和对应的第一系数，计算得到倍频系数实际值包括：
根据第一锁相环时钟生成公式、第二锁相环时钟生成公式和第三锁相环时钟生成公式，确定第二关系为：；其中，为第一系数，...

【专利技术属性】
技术研发人员：陈道亮，张梁，何颖，
申请(专利权)人：芯动微电子科技珠海有限公司，
类型：发明
国别省市：