芯片封装组件和电子设备制造技术

本公开提供一种芯片封装组件和电子设备，所述芯片封装组件包括中介板，所述中介板中布置有目标信号线和补偿电感，所述目标信号线用于与所述芯片封装结构的外部设备电气连接，所述目标信号线上串联有所述补偿电感。在所述芯片封装组件中，在目标信号线上设置补偿电感后，引入了额外的电感，提升了阻抗，可以降低回损，提高信号传输性能。提高信号传输性能。提高信号传输性能。

【技术实现步骤摘要】
芯片封装组件和电子设备


[0001]本公开涉及芯片
，具体地，涉及一种芯片封装组件和一种包括该芯片封装组件的电子设备。

技术介绍

[0002]随着人工智能（AI，Artificial Intelligence）技术和大数据的发展，对高速双倍数据速率（DDR，Double Data Rate）信号和串行器/解串器（Serdes，SERializer/DESerializer）信号传输速率和带宽需求越来越高。同时，由于芯片实现的功能越来越多，其尺寸也越来越大。尤其如中央处理器（CPU，Central Processing Unit）等大封装尺寸，需要通过先进的封装来实现模块之间高密度、高速率的互连。
[0003]针对带有先进封装的芯片产品，存在信号线阻抗偏低的问题。

技术实现思路

[0004]本公开实施例提供一种芯片组件和一种包括该芯片封装组件的电子设备。
[0005]作为本公开的第一个方面，提供一种芯片封装组件，所述芯片封装组件包括中介板，所述中介板中布置有目标信号线和补偿电感，所述目标信号线用于与所述芯片封装结构的外部设备电气连接，所述目标信号线上串联有所述补偿电感。
[0006]作为本公开的第二个方面，提供一种电子设备，所述电子设备包括电路板和多个芯片封装组件，所述芯片封装组件设置在所述电路板上，其中，多个所述芯片封装组件中的一者为本公开第一个方面所提供的芯片封装组件。
[0007]在所述芯片封装组件中，在目标信号线上设置补偿电感后，引入了额外的电感，提升了阻抗，可以降低回损，提高信号传输性能。
附图说明
[0008]图1是本公开所提供的芯片封装组件的一种实施方式的结构示意图；图2是本公开所提供的芯片封装组件的中介板的一种实施方式的结构示意图；图3是本公开所提供的芯片封装组件的中介板的另一种实施方式的结构示意图；图4是T型线圈的一种实施方式的示意图；图5是单端信号瞬时器件特性（TDR，transient device property）对比图，其中，实线曲线代表未串联补偿电感的情况，虚线曲线代表串联了补偿电感的情况；图6是单端信号回波损耗（RL，Return Loss）对比图，其中，实线曲线代表未串联补偿电感的情况，虚线曲线代表串联了补偿电感的情况；图7是差分信号TDR对比图，其中，实线曲线代表未串联补偿电感的情况，虚线曲线代表串联了补偿电感的情况；图8是差分信号RL对比图，其中，实线曲线代表未串联补偿电感的情况，虚线曲线代表串联了补偿电感的情况；
图9是写方向眼宽（writeeyewidth）统计结果示意图，其中，填充了斜线的矩形柱代表未串联补偿电感的情况，未填充的矩形柱代表串联补偿电感的情况；图10是写方向眼高（writeeyehight）统计结果示意图，其中，填充了斜线的矩形柱代表未串联补偿电感的情况，未填充的矩形柱代表串联补偿电感的情况。
具体实施方式
[0009]为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的芯片封装组件和电子设备进行详细描述。
[0010]在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
[0011]在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。
[0012]如本文所使用的，术语“和/或”包括一个或多个相关列举条目的任何和所有组合。
[0013]本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由
……
制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。
[0014]除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
[0015]通过公式（1）可以计算阻抗，通过该公式可知，信号线上的阻抗与其结构存在的电感和电容相关。如果电感和电容的比值合适，就可以使信号线达到目标阻抗。
[0016]Z=sqrt(L/C)（1）其中，Z为阻抗；L为电感值；C为电容值。
[0017]通常，芯片封装组件中走线密集、速率高，由于叠层厚度、设计尺寸、材料介电常数等影响，会导致信号线的寄生电容过大，并导致信号线阻抗偏低，回损较差。为了达到目标阻抗，方式之一为降低寄生电容。降低寄生电容通常需要改变叠层厚度、材料介电常数、金属面面积等参数。但是，实现上述参数改变的工艺难度非常大。
[0018]有鉴于此，作为本公开的第一个方面，提供一种芯片封装组件，如图1和图2所示，所述芯片封装组件包括中介板100，该中介板（interposer）100中布置有目标信号线121和补偿电感122，目标信号线121用于与芯片封装结构的外部设备电气连接，且目标信号线121上串联有补偿电感122。
[0019]中介板100上电路复杂，寄生电容较大，在目标信号线121上设置补偿电感后，引入了额外的电感，提升了阻抗，可以降低回损，提高信号传输性能。
[0020]在本公开中，对中介板100的具体结构不做特殊的限定。可选地，中介板100包括中
介基板110和设置在中介基板110上的至少一层布线层（RDL，Redistribution Layers）120。目标信号线121和补偿电感122布置在至少一层布线层120中。
[0021]布线层120可以包括一条目标信号线121，也可以包括多条目标信号线。
[0022]当布线层120包括一条目标信号线121时，该目标信号线121串联有补偿电感122；当布线层120包括多条目标信号线121时，可以只在部分目标信号线121上串联补偿电感122，也可以在所有目标信号线121上都串联补偿电感122，可以根据实际需要来设置补偿电感122。并且，不同目标信号线上的补偿电感互相独立。
[0023]在本公开中，对如何将布线层120设置在中介基板110上也不做特殊的限定。例如，布线层120可以设置在中介基板110的表面，也可以设置在中介基板110的内部。可选地，中介基板110包括多个子基板，可以在每一子基板上都设置布线层120。
[0024]在本公开中，对布线层120的具体层数也不做特殊的限定，可选地，中介板100可以包括3至5层布线层120。
[0025]在本公开中，对补偿电感的具体位置、以及具体结构也不做特殊的限定。作为一种可选实施方式，补偿电感122可以位于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装组件，所述芯片封装组件包括中介板，其特征在于，所述中介板中布置有目标信号线和补偿电感，所述目标信号线用于与所述芯片封装结构的外部设备电气连接，所述目标信号线上串联有所述补偿电感。2.根据权利要求1所述的芯片封装组件，其特征在于，所述中介板包括中介基板和设置在所述中介基板上的至少一层布线层，所述目标信号线和所述补偿电感布置在所述至少一层布线层中。3.根据权利要求2所述的芯片封装组件，其特征在于，所述补偿电感布置在所述至少一层布线层中的相同或不同布线层。4.根据权利要求2所述的芯片封装组件，其特征在于，所述补偿电感包括一个线圈部或多个线圈部；在所述补偿电感包括多个连接的线圈部的情况中，多个所述线圈部位于所述至少一层布线层的同一层布线层中，或者，多个所述线圈部位于所述至少一层布线层中不同布线层中，且不同层中的线圈部通过第一过孔和第一走线电气连接。5.根据权利要求2所述的芯片封装组件，其特征在于，中介基板的材料选自以下材料中的任意一者：含硅材料、聚酰亚胺、玻璃材料、氮化硅、二氧化硅。6.根据权利要求1至5中任意一项所述的芯片封装组件，其特征在于，所述目标信号线为单端信...

【专利技术属性】
技术研发人员：吴枫，杨菊，袁凯，姬燕如，张江涛，李光耀，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：