具有用于有源管芯中的无金属缩减的街道中的基准的HBI管芯架构制造技术

本文公开的实施例包括半导体装置。在一个实施例中，管芯包括衬底，其中，衬底包括半导体材料。在实施例中，后端层在衬底之上，其中，后端层包括导电布线。在实施例中，管芯还包括从后端层和衬底的边缘延伸出的突起。在实施例中，基准在突起的表面上。基准在突起的表面上。基准在突起的表面上。

【技术实现步骤摘要】
具有用于有源管芯中的无金属缩减的街道中的基准的HBI管芯架构


[0001]本公开的实施例涉及电子封装，并且更具体地涉及具有在管芯上的且在管芯的有源区之外的基准标记的电子封装。

技术介绍

[0002]随着半导体行业推动电子封装中管芯之间的性能和互连性的提高，需要新的互连架构。一种这样的互连架构是混合接合。在混合接合架构中，管芯之间的接合由电介质层和铜焊盘组成。每个管芯上的电介质层在低温下接合在一起，并且相对的铜焊盘经历固态扩散以完成接合。已表明这种接合架构使得能够实现铜焊盘之间的小互连间距。例如，已经用混合接合架构证明了大约20μm或更小的间距。
[0003]然而，混合接合需要接合后检查。检查允许向接合工具反馈对准精度，以及为后续处理操作前馈有缺陷的单元信息。目前，对准是使用红外(IR)检查过程来核查的。特别是，IR对硅是透明的，并且可以穿过管芯以在进行接合的管芯侧面上看到基准标记。为了看到基准标记，需要缩减(depopulate)基准标记之上的内层上的金属。这些区域通常可以是1,000到10,000μm2。如此大的缩减区域给镀覆工艺的金本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种管芯，包括：衬底，其中，所述衬底包括半导体材料；所述衬底之上的后端层，其中，所述后端层包括导电布线；突起，从所述后端层和所述衬底的边缘延伸出；以及所述突起的表面上的基准。2.根据权利要求1所述的管芯，其中，没有穿过所述突起的厚度设置金属。3.根据权利要求1或2所述的管芯，其中，所述突起在所述衬底的角落处。4.根据权利要求1或2所述的管芯，还包括：第二突起，从所述后端层和所述衬底的第二边缘延伸出。5.根据权利要求4所述的管芯，其中，所述第二突起在所述衬底的与所述突起所在的所述衬底的角落相对的角落处。6.根据权利要求1或2所述的管芯，其中，所述基准是十字。7.根据权利要求1或2所述的管芯，其中，所述管芯还包括电介质层和穿过所述电介质层的多个导电焊盘。8.根据权利要求7所述的管芯，其中，所述导电焊盘和所述电介质层适用于混合接合或焊料接合。9.根据权利要求7所述的管芯，其中，所述导电焊盘具有大约20μm或更小的间距。10.根据权利要求1或2所述的管芯，还包括：所述衬底上的晶体管，其中，在所述基准的占用空间内没有设置晶体管。11.一种电子封装，包括：第一管芯；从所述第一管芯延伸出的突起；所述突起上的第一基准；接合到所述第一管芯的第二管芯；以及所述第二管芯上的第二基准，其中，所述第一基准...

【专利技术属性】
技术研发人员：O，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：