半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底、以及覆盖衬底的隔绝层沟道结构，基底包括器件区、以及位于相邻器件区之间的隔离区，器件区的隔绝层上形成有凸立的沟道结构；在器件区的沟道结构上形成覆盖部分沟道结构的栅极结构；在栅极结构两侧的沟道结构中形成源漏掺杂层，栅极结构、源漏掺杂层和沟道结构构成晶体管结构；形成覆盖基底和晶体管结构的第一层间介质层；在隔离区的隔绝层上，形成贯穿第一层间介质层的隔绝柱，隔绝柱与隔绝层相接触。本发明专利技术有效地隔绝相邻器件之间发生噪声串扰。间发生噪声串扰。间发生噪声串扰。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体技术的发展，对高密度、高性能大规模集成电路的需求也越来越多。互补金属氧化物半导体(Complementary
‑
Metal
‑
Oxide
‑
Semiconductor，CMOS)作为先进的逻辑集成电路，已成为集成电路发展的主流。
[0003]在CMOS电路中，器件工作时会产生噪声的相互干扰，例如噪声敏感型射频(RF)电路、模拟(analogy)电路、以及混合信号集成电路(mixed signal ICs)中，相邻器件之间的噪声串扰成为很大的问题。
[0004]尤其，对于应用于高频环境的器件，噪声串扰的问题更为严重，为此，研究如何提高半导体结构的抗噪声串扰能力成为亟需解决的问题。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的工作性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：衬底，包括用于形成器件的器件区、以及位于相邻器件区之间的隔离区；隔绝层，覆盖所述衬底；晶体管结构，位于所述器件区的隔绝层上，所述晶体管结构包括位于所述隔绝层上的沟道结构、覆盖部分所述沟道结构的栅极结构、以及位于所述栅极结构两侧的沟道结构中的源漏掺杂层；第一层间介质层，覆盖所述隔绝层和晶体管结构；隔绝柱，位于所述隔离区的隔绝层上，所述隔绝柱贯穿所述第一层间介质层，并与所述隔绝层相接触；源漏插塞，位于所述源漏掺杂层顶部，并贯穿所述源漏掺杂层顶部的第一层间介质层；栅极插塞，位于所述栅极结构顶部，并贯穿所述栅极结构顶部的第一层间介质层。
[0007]相应地，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底、以及覆盖所述衬底的隔绝层，所述基底包括用于形成器件的器件区、以及位于相邻器件区之间的隔离区，所述器件区的隔绝层上形成有凸立的沟道结构；在所述器件区的沟道结构上形成覆盖部分所述沟道结构的栅极结构；在所述栅极结构两侧的沟道结构中形成源漏掺杂层，所述栅极结构、源漏掺杂层和沟道结构构成晶体管结构；形成覆盖所述基底和晶体管结构的第一层间介质层；在所述隔离区的隔绝层上，形成贯穿所述第一层间介质层的隔绝柱，所述隔绝柱与所述隔绝层相接触。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供的半导体结构中，包括衬底、以及覆盖所述衬底的隔绝层，隔绝柱位于所述隔离区的隔绝层上，所述隔绝柱贯穿所述第一层间介质层，并与所述隔绝层相接触；所述隔绝柱位于相邻器件区之间，有利于防止相邻器件之间发生噪声串扰而相互干预，所述隔绝层能够隔绝位于其上方的器件、以及位于其下方的衬底，有利于防止器件与衬
底之间的噪声传导，从而有利于防止相邻器件通过所述衬底发生噪声串扰而相互干预，所述隔绝层和隔绝柱相接触，构成隔绝屏障，将所述器件包围在内部，能够有效地隔绝相邻器件之间发生噪声串扰，从而有利于保障所述半导体结构的工作性能。
[0010]本专利技术实施例提供的形成方法中，基底包括衬底、以及覆盖所述衬底的隔绝层，在所述隔离区的隔绝层上，形成贯穿所述第一层间介质层的隔绝柱，所述隔绝柱与所述隔绝层相接触；所述隔绝柱形成于相邻器件区之间，有利于防止相邻器件之间发生噪声串扰而相互干预，而且，通过形成位于衬底和绝缘层之间的隔绝层，所述隔绝层能够隔绝位于其上方的器件、以及位于其下方的衬底，有利于防止器件与衬底之间的噪声传导，从而有利于防止相邻器件通过所述衬底发生噪声串扰而相互干预，所述隔绝层和隔绝柱相接触，构成隔绝屏障，将所述器件包围在内部，能够有效地隔绝相邻器件之间发生噪声串扰，从而有利于保障所述半导体结构的工作性能。
附图说明
[0011]图1是一种半导体结构的结构示意图；
[0012]图2是本专利技术半导体结构一实施例的结构示意图；
[0013]图3至图14是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0014]目前半导体结构的工作性能有待提高。现结合一种半导体结构的形成方法分析其工作性能有待提高的原因。
[0015]图1是一种半导体结构的结构示意图。
[0016]参考图1，半导体结构包括：基底14，包括用于形成器件的器件区14c、以及位于相邻器件区14c之间的隔离区14a；晶体管结构27，位于所述器件区14c的基底14上，所述晶体管结构27包括位于所述基底14上的沟道结构23、覆盖所述沟道结构23部分顶部的栅极结构25、以及位于所述栅极结构25两侧的沟道结构23中的源漏掺杂层26；第一层间介质层30，覆盖所述基底14和晶体管结构27；第二层间介质层40，覆盖所述第一层间介质层30；隔绝柱33，位于所述隔离区14a的基底14上，所述隔绝柱33贯穿所述第一层间介质层30和第二层间介质层40；互连结构41，贯穿器件区14c的第二层间介质层40，用于将晶体管结构27的电性引出。
[0017]在半导体工作过程中，相邻器件区14c的器件容易产生噪声串扰相互干预，还容易通过基底14噪声耦合而相互干扰，互连结构41导通时，相邻器件区14c的互连结构41，也容易产生噪声串扰相互干预，尤其在高频器件中，噪声问题更为严重。
[0018]在图1的半导体结构中，通过相邻器件区14c之间的隔绝柱33，能够减少相邻器件区14c的器件、以及相邻互连结构41直接产生的噪声串扰，但是，相邻器件区14c的器件还是会通过基底14噪声耦合而相互干扰。例如，在混合集成电路中，由于数字状态电路的开关瞬态电流较大，形成扰动电荷，这些扰动电荷能通过半导体基底耦合进入敏感的模拟电路中，形成基底噪声，对模拟电路的半导体结构造成干扰。
[0019]为了解决所述技术问题，本专利技术实施例提供一种半导体结构，包括：衬底，包括用
于形成器件的器件区、以及位于相邻器件区之间的隔离区；隔绝层，覆盖所述衬底；晶体管结构，位于所述器件区的隔绝层上，所述晶体管结构包括位于所述隔绝层上的沟道结构、覆盖部分所述沟道结构的栅极结构、以及位于所述栅极结构两侧的沟道结构中的源漏掺杂层；第一层间介质层，覆盖所述隔绝层和晶体管结构；隔绝柱，位于所述隔离区的隔绝层上，所述隔绝柱贯穿所述第一层间介质层，并与所述隔绝层相接触；源漏插塞，位于所述源漏掺杂层顶部，并贯穿所述源漏掺杂层顶部的第一层间介质层；栅极插塞，位于所述栅极结构顶部，并贯穿所述栅极结构顶部的第一层间介质层。
[0020]本专利技术实施例提供的半导体结构中，包括衬底、以及覆盖所述衬底的隔绝层，隔绝柱位于所述隔离区的隔绝层上，所述隔绝柱贯穿所述第一层间介质层，并与所述隔绝层相接触；所述隔绝柱位于相邻器件区之间，有利于防止相邻器件之间发生噪声串扰而相互干预，所述隔绝层能够隔绝位于其上方的器件、以及位于其下方的衬底，有利于防止器件与衬底之间的噪声传本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，包括用于形成器件的器件区、以及位于相邻器件区之间的隔离区；隔绝层，覆盖所述衬底；晶体管结构，位于所述器件区的隔绝层上，所述晶体管结构包括位于所述隔绝层上的沟道结构、覆盖部分所述沟道结构的栅极结构、以及位于所述栅极结构两侧的沟道结构中的源漏掺杂层；第一层间介质层，覆盖所述隔绝层和晶体管结构；隔绝柱，位于所述隔离区的隔绝层上，所述隔绝柱贯穿所述第一层间介质层，并与所述隔绝层相接触；源漏插塞，位于所述源漏掺杂层顶部，并贯穿所述源漏掺杂层顶部的第一层间介质层；栅极插塞，位于所述栅极结构顶部，并贯穿所述栅极结构顶部的第一层间介质层。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：绝缘层，覆盖所述隔绝层；隔离结构，位于所述隔离区的绝缘层上，所述隔离结构覆盖所述沟道结构中低于所述栅极结构底部的侧壁；所述隔绝柱还贯穿所述隔离结构和绝缘层。3.如权利要求1所述的半导体结构，其特征在于，所述源漏插塞、栅极插塞、以及隔绝柱的材料相同。4.如权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：第二层间介质层，覆盖所述第一层间介质层、源漏插塞、栅极插塞、以及隔绝柱；金属互连结构，分别贯穿所述隔绝柱、源漏插塞、以及栅极插塞顶部的所述第二层间介质层，并与所述隔绝柱、源漏插塞、以及栅极插塞对应电连接。5.如权利要求1所述的半导体结构，其特征在于，所述隔绝柱的材料包括掺磷的多晶硅、掺砷的多晶硅、钨、钴或钌。6.如权利要求1所述的半导体结构，其特征在于，所述隔绝层的材料包括金属硅化物或金属材料。7.如权利要求6所述的半导体结构，其特征在于，所述金属硅化物包括SiNi、CoSi或WSi；所述金属材料包括钨、钛或铂。8.如权利要求1所述的半导体结构，其特征在于，所述衬底包括初始衬底、以及位于所述初始衬底上的多晶硅衬底。9.如权利要求1所述的半导体结构，其特征在于，所述隔绝层的厚度为10nm至1000nm。10.如权利要求1所述的半导体结构，其特征在于，所述隔绝柱的宽度为0.4μm至1μm。11.如权利要求1所述的半导体结构，其特征在于，所述隔绝柱的侧壁至所述隔离区和器件区交界处的距离为0.1μm至1μm。12.如权利要求1所述的半导体结构，其特征在于，所述晶体管结构包括平面式晶体管、鳍式场效应晶体管或全包围栅极晶体管，其中，当所述晶体管结构为鳍式效应晶体管时，所述沟道结构为鳍部，当所述晶体管结构为全包围栅极晶体管时，所述沟道结构为底部鳍部、以及位于所述底部鳍部上方一个或多个间隔的沟道层。13.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括衬底、以及覆盖所述衬底的隔绝层沟道结构，所述基底包括用于形成器件的器件区、以及位于相邻器件区之间的隔离区，所述器件区的隔绝层上形成有凸立的沟道结构；在所述器件区的沟道结构上形成覆盖部分所述沟道结构的栅极结构；在所述栅极结构两侧的沟道结构中形成源漏掺杂层，所述栅极结构、源漏掺杂层和沟道结构构成晶体管结构；形成覆盖所述基...

【专利技术属性】
技术研发人员：罗浩，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：