存储器阵列及其操作方法技术

本发明专利技术提供一种存储器阵列，包括：多组字线；多条位线；以及多个存储单元，各所述多个存储单元分别设置在所述多组字线与所述多条位线彼此的交叉处。每一个存储单元包括第一与第二导电阻丝构件以及开关电路，所述第一与所述第二导电阻丝构件的一端耦接至所述多条位线中的相应位线，一端耦接至所述开关电路。在差动式模式下操作时，依据所述第一与所述第二导电阻丝构件的读取电流来进行读取。在单端式模式下操作时，依据所述第一与所述第二导电阻丝构件中成形出导电阻丝者的读取电流以及参考电流来进行读取。电流来进行读取。电流来进行读取。

【技术实现步骤摘要】
存储器阵列及其操作方法


[0001]本专利技术涉及一种存储器阵列及其操作方法。

技术介绍

[0002]物理不可复制功能(physical unclonable functions，PUF)存储器，目前广泛用于数字身分证等的应用。既有技术有利用工艺的组件不匹配的行为，使用SRAM或环形振荡器来作为PUF存储器，SRAM利用存储器的位线对(BL、/BL)的电压差来识别出0或1，环形振荡器可利用两条路径去比较何者较快，以产生0或1。
[0003]为了避免组件不匹配行为，很多新型的PUF存储器便被提出来。在设计PUF存储器时，要能产生50％的概率，以产生0或1。
[0004]基于上述理由，本专利技术提出一种存储器阵列，可作为PUF存储器之用。存储器阵列更可以提供差动式或单端式的操作模式，可以提供约50％的成功概率并具有良好的PUF应用特性。

技术实现思路

[0005]根据本专利技术一实施例，提供一种存储器阵列，包括：多组字线，其中所述多组字线的每一组包括第一字线、第二字线与第三字线；多条位线与多组源极线；以及多个存储单元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器阵列，包括：多组字线，其中所述多组字线的每一组包括第一字线、第二字线与第三字线；多条位线与多组源极线；以及多个存储单元，各所述多个存储单元分别设置在所述多组字线与所述多条位线彼此的交叉处，其中每一个存储单元包括第一与第二导电阻丝构件以及开关电路，所述第一与所述第二导电阻丝构件的一端耦接至所述多条位线中的相应位线，另一端耦接至所述开关电路，在各所述多个存储单元经阻丝成形后，所述第一与所述第二导电阻丝构件的其中一者成形出导电阻丝，另一者成高电阻状态，所述存储器阵列在差动式模式下操作时，依据所述第一与所述第二导电阻丝构件的读取电流来进行读取，所述存储器阵列在单端式模式下操作时，依据所述第一与所述第二导电阻丝构件中成形出导电阻丝者的读取电流以及参考电流来进行读取。2.根据权利要求1所述的存储器阵列，其中所述开关电路由第一、第二与第三晶体管串接而构成，所述第一导电阻丝构件的一端与所述相应位线耦接，且另一端耦接至所述第一与所述第二晶体管的耦接处，所述第二导电阻丝构件的一端与所述相应位线耦接，且另一端耦接至所述第二与所述第三晶体管的耦接处。3.根据权利要求2所述的存储器阵列，其中耦接于所述多组字线的同一组字线中的所述多个存储单元的每一者中，所述第一晶体管的栅极耦接所述第一字线、所述第二晶体管的栅极耦接至所述第二字线，所述第三晶体管的栅极耦接至所述第三字线，所述第一晶体管的第一源极/漏极端耦接至所述多组源极线中相应一组源极线的第一源极线，所述第一晶体管的第二源极/漏极端耦接耦接至所述第二晶体管的第一源极/漏极端以及所述第一导电阻丝构件的所述另一端，所述第二晶体管的第二源极/漏极端耦接至所述第三晶体管的第一源极/漏极端以及所述第二导电阻丝构件的所述另一端，及所述第三晶体管的第二源极/漏极端耦接至所述多组源极线中所述相应一组源极线的第二源极线。4.根据权利要求3所述的存储器阵列，还包括感测放大器，具有第一输入端、第二输入端与输出端，其中所述感测放大器的所述第一输入端与所述第二输入端分别耦接至所述相应一组源极线的所述第一源极线与所述第二源极线，以接收流过所述第一导电性阻丝构件的第一读取电流与流过所述第二导电性阻丝构件的第二读取电流，所述输出端输出读取结果。5.根据权利要求3所述的存储器阵列，还包括感测放大器，具有第一输入端、第二输入端与输出端，其中所述感测放大器的所述第一输入端与所述第二输入端中的其中一者耦接至所述相应一组源极线的所述第一或所述第二源极线的其中一者，以接收所述第一导电性阻丝构件或所述第二导电性阻丝构件中成形成功者的读取电流，所述感测放大器的所述第一输入端与所述第二输入端中的另一者耦接参考电流，所述输出端输出读取结果。
6.根据权利要求1所述的存储器阵列，其中所述多个存储单元为电阻性存储单元，所述第一与所述第二导电性阻丝构件由过渡金属氧化物材料构成。7.根据权利要求1所述的存储器阵列，其中所述存储器阵列作为物理不可复制功能存储器之用。8.一种存储器阵列的操作方法，其中所述存储器阵列包括：多组字线，其中所述多组字线的每一组包括第一字线、第二字线与第三字线；多条位线与多组源极线；以及多个存储单元，各所述多个存储单元分别设置在所述多组字线与所述多条位线彼此的交叉处，其中每一个存储单元包括第一与第二导电阻丝构件以及开关电路，所述第一与所述第二导电...

【专利技术属性】
技术研发人员：林立伟，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：