半导体装置及其制作方法制造方法及图纸

本发明专利技术公开一种半导体装置及其制作方法，半导体装置包括基底、第一晶体管、第二晶体管以及第三晶体管。基底包括高压区、中压区以及低压区。第一晶体管设置在该高压区内并包括第一栅极介电层以及第一栅极电极。第二晶体管，设置在该低压区内并包括多个鳍状结构以及第二栅极电极。第三晶体管，设置在该中压区内并包括第三栅极介电层以及第三栅极电极，其中该第一栅极电极的最顶表面、该第二栅极电极的最顶表面以及该第三栅极电极的最顶表面相互齐平。平。平。

【技术实现步骤摘要】
半导体装置及其制作方法


[0001]本专利技术涉及一种半导体装置及其制作方法，特别是涉及一种同时具有高压(high
‑
voltage,HV)元件、中压(medium
‑
voltage,MV)元件以及低压(low
‑
voltage,LV)元件的半导体装置及其制作方法。

技术介绍

[0002]以目前的半导体技术水准，业界已能将控制电路、存储器、低压操作电路以及高压操作电路及元件同时整合制作在单一芯片上，由此降低成本，同时提高操作效能，其中如垂直扩散金属氧化物半导体(vertical double
‑
diffusion metal
‑
oxide
‑
semiconductor,VDMOS)、绝缘栅极双载流子晶体管(insulated gate bipolar transistor,IGBT)以及横向扩散金属氧化物半导体(lateral
‑
diffusion metal
‑
oxide
‑
semi本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：基底，包括高压区、中压区以及低压区；第一晶体管，设置在该高压区内，其中该第一晶体管包括：第一栅极介电层，设置在该基底的第一平面；以及第一栅极电极，设置在该第一栅极介电层上；第二晶体管，设置在该低压区内，其中该第二晶体管包括：多个鳍状结构，突出于该基底的第二平面；以及第二栅极电极，跨设于该些鳍状结构；以及第三晶体管，设置在该中压区内，其中该第三晶体管包括：第三栅极介电层，设置在该基底的第三平面；以及第三栅极电极，设置在该第三栅极介电层上，其中该第一栅极电极的最顶表面、该第二栅极电极的最顶表面以及该第三栅极电极的最顶表面相互齐平。2.依据权利要求1所述的半导体装置，其特征在于，还包括：多个浅沟槽隔离，设置于该基底内并分别位于该高压区、该中压区以及该低压区，其中该些浅沟槽隔离包括相同深度。3.依据权利要求2所述的半导体装置，其特征在于，各该鳍状结构包括突出于该些浅沟槽隔离的顶面的鳍部，该第一栅极介电层的顶面齐平于该鳍部的底面以及该些浅沟槽隔离的该顶面。4.依据权利要求2所述的半导体装置，其特征在于，该第一栅极介电层的一部分突出于该些浅沟槽隔离的该顶面。5.依据权利要求4所述的半导体装置，其特征在于，该第一栅极介电层的顶面齐平于该鳍状结构的最顶顶面。6.依据权利要求4所述的半导体装置，其特征在于，该第一栅极电极具有倒U形状并且包覆该部分的该第一栅极介电层。7.依据权利要求1所述的半导体装置，其特征在于，该第三平面高于该第二平面以及该第一平面，该第一平面高于该第二平面。8.依据权利要求1所述的半导体装置，其特征在于，还包括：防护结构，设置于该基底内以环绕该高压区以及该第一晶体管。9.一种半导体装置，其特征在于，包括：基底，包括高压区、中压区以及低压区；两个第一掺杂区，设置于该基底内并位于该高压区，该些第一掺杂区相互平行地沿着第一方向延伸；第一栅极电极，设置于该基底上并位于该高压区，并位于该些第一掺杂区之间；第二掺杂区，设置于该基底内并位于该中压区，该第二掺杂区沿着该第一方向延伸；第二栅极电极，设置于该基底上并位于该中压区，该第二栅极电极部分覆盖该第二掺杂区；多个鳍状结构，设置于该基底内并位于该低压区，该些鳍状结构相互平行地沿着该第一方向延伸；第三栅极电极，设置于该基底上并位于该低压区，该第三栅极电极延伸于垂直该第一
方向的第二方向上并横跨该些鳍状结构；以及多个浅沟槽隔离，设置于该基底内以分别环绕该些第一掺杂区、该第二掺杂区以及该些鳍状结构。10.依据权利要求9所述的半导体装置，其特征在于，还包括：防护结构，设置于该基底内以环绕该高压区，其中，该防护结构包括延伸于该第一方向上的第一部分以及延...

【专利技术属性】
技术研发人员：许智凯，傅思逸，林毓翔，林建廷，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：