具有相邻的基于鳍的装置的全环绕栅集成电路结构制造方法及图纸

描述了具有相邻的基于鳍的装置的全环绕栅结构。在示例中，集成电路结构包括第一装置，该第一装置包括衬底上方的鳍，以及鳍之上的第一栅极结构。该集成电路结构还包括第二装置，该第二装置包括衬底上方的子鳍结构上方的水平纳米线的垂直布置，以及围绕水平纳米线的垂直布置的第二栅极结构。直布置的第二栅极结构。直布置的第二栅极结构。

【技术实现步骤摘要】
具有相邻的基于鳍的装置的全环绕栅集成电路结构


[0001]本公开的实施例涉及集成电路结构和处理领域，并且特别是具有相邻的基于鳍的装置的全环绕栅集成电路结构。

技术介绍

[0002]在过去的几十年中，集成电路中特征的缩放一直是不断增长的半导体行业背后的驱动力。缩小到越来越小的特征使得能够在半导体芯片的有限空间上增大功能单元的密度。例如，缩小晶体管尺寸允许在芯片上并入增大数量的存储器或逻辑装置，从而有助于制造具有增大容量的产品。然而，追求更大容量的动力并非没有问题。优化每个装置性能的必要性变得越来越重要。
[0003]在集成电路装置的制造中，随着装置尺寸继续按比例缩小，诸如三栅极晶体管的多栅极晶体管已经变得更加普遍。在传统工艺中，三栅极晶体管通常制造在体硅衬底或绝缘体上硅衬底上。在某些情况下，体硅衬底是优选的，因为它们的成本较低，并且因为它们使得能够实现不太复杂的三栅极制造工艺。在另一方面，随着微电子装置尺寸缩小到低于10纳米(nm)节点，保持迁移率提高和短沟道控制在装置制造中提供了挑战。用于制造装置的纳米线提供了改进的短沟道控制。
...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构，包括：第一装置，包括：衬底上方的鳍；以及所述鳍之上的第一栅极结构；以及第二装置，包括：所述衬底上方的子鳍结构上方的水平纳米线的垂直布置；以及围绕所述水平纳米线的垂直布置的第二栅极结构。2.根据权利要求1所述的集成电路结构，其中，所述第一栅极结构包括第一栅极电介质，并且所述第二栅极结构包括第二栅极电介质，所述第一栅极电介质具有大于所述第二栅极电介质的厚度的厚度。3.根据权利要求1或2所述的集成电路结构，其中，所述鳍包括硅和硅锗的交替区域，所述区域中的相邻区域具有扩散界面。4.根据权利要求1或2所述的集成电路结构，其中，所述鳍包括硅和锗，并且所述水平纳米线的垂直布置包括硅。5.根据权利要求1或2所述的集成电路结构，其中，所述鳍包括硅，并且所述水平纳米线的垂直布置包括硅。6.根据权利要求1或2所述的集成电路结构，其中，所述鳍包括涂层，所述涂层包括硅，所述涂层覆盖多个内核，所述多个内核中的每个内核包括硅和锗。7.根据权利要求1或2所述的集成电路结构，其中，所述鳍包括波状表面，所述波状表面包括横向延伸超过富含Ge部分的富含Si部分。8.根据权利要求1或2所述的集成电路结构，其中，所述鳍包括具有同质组成的表面，其中，所述鳍的内部部分包括Si和Ge的半异质混合物。9.一种集成电路结构，包括：衬底上方的鳍，其中，所述鳍包括硅和硅锗的交替区域，所述区域中的相邻区域具有扩散界面；以及所述鳍之上的栅极结...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：